[发明专利]一种自偏置带隙基准源电路

说明书

技术领域

本发明涉及CMOS集成电路设计领域，特别是涉及一种可以通过启动电路 开启后，通过自偏置能够正常稳定工作的自偏置带隙基准源电路。

背景技术

目前常见的带隙基准源电路是由运放单元，启动电路，电流镜像电路以及 电流偏置电路等4部分组成。如图1所示即常见带隙基准源电路的结构图。

当启动电路(未示出)开启时，同时电流偏置电路101为运放102提供偏 置电流使运放开始工作，使得运放两个输入端电压稳定即VBE，此时流过电阻 R3的电流即为PTAT电流，从而产生镜像电流I3，由电阻R4来决定输出电压 VREF。

由于此带隙基准源电路，包含了一个独立的产生偏置电流的电路单元(电 流偏置电路101)，那么电路的整体功耗就会增加很多，同时芯片的面积也会加 大。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种自偏置带隙 基准源电路，其可以使带隙基准源电路通过自偏置能够正常工作，同时能够输 出稳定电压的电路，降低电路功耗。

为达上述目的，本发明提出一种自偏置带隙基准源电路，包括：

电压检测电路，用于检测基准输出电压的变化并输出至运放；

运放，将该电压变化予以放大后去驱动电流镜像单元，该运放具有自偏置 结构，以使该运放在启动电路开启时能够产生偏置电流，从而使该运放开始工 作；

电流镜像单元，将放大后的电压变化反馈至该运放以使电压变化减小，并 将稳定的电流送至输出电路；

输出电路，用于产生稳定的基准电压。

进一步地，所述运放由第一PMOS管、第二PMOS管、第五PMOS管、第 六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管组成的两级运放 构成。

进一步地，该第一PMOS管、第二PMOS管源极接电源，该第一PMOS 管、第二PMOS管栅极互连，并连接至该第二PMOS管漏极，该第一PMOS管 漏极接该第五PMOS管与第六PMOS管源极，该第五PMOS管漏极接该第一 NMOS管漏极，该第一NMOS管栅漏互连，并连接至该第二NMOS管栅极， 该第六PMOS管漏极接第二NMOS管漏极与该第三NMOS管栅极，该第六 PMOS管栅极与该第五PMOS管栅极接该电流镜像单元及电压差检测电路，该 第二PMOS管漏极接该电流镜像单元，该第一NMOS管、第二NMOS管、第 三NMOS管源极接地。

进一步地，该第二PMOS管与该第三NMOS管形成该自偏置结构，该第二 PMOS管漏极与该第三NMOS管漏极相连。

进一步地，该电流镜像单元包括第三PMOS管、第四PMOS管以及第七 PMOS管。

进一步地，该第三PMOS管、第四PMOS管及第七PMOS管源极接电源， 该第三PMOS管与第七PMOS管漏极接电压差检测电路，该第三PMOS管、第 七PMOS管以及第四PMOS管栅极接该第二PMOS管漏极，该第四PMOS管漏 极接该输出电路。

进一步地，该电压检测电路包括第一三极管、第二三极管以及第一电阻、 第二电阻、第三电阻。

进一步地，该第二电阻一端接该第一三极管的发射极，另一端接地，该第 一三极管的发射极与该第五PMOS管栅极相连，形成第二节点，该第二三极管 发射极连接该第一电阻的一端，该第一电阻的另一端与该第六PMOS管栅极相 连，形成第一节点，同时通过该第三电阻接地，该第一三极管与该第二三极管 的集电极与基极接地。

进一步地，该第一三极管与该第二三极管为PNP三极管。

进一步地，该输出电路包括第四电阻，该第四电阻一端接该第四PMOS管 漏极，另一端接地。

与现有技术相比，本发明一种自偏置带隙基准源电路，提供了一种可以产 生自偏置电流的带隙基准源电路，其使得运放在启动电路开启时能够自己产生 偏置电流，从而使运放开始工作，当运放正常工作时使得电路工作环路能够正 常工作，达到输出要求，从而省去运放偏置电流产生电路和为电路环路提供偏 置的电路，不仅使电路面积减小，而且使功耗大大降低。

附图说明

图1为现有技术常见的带隙基准源电路的电路示意图；

图2为本发明一种自偏置带隙基准源电路的电路结构示意图。