[发明专利]可编程控制多晶熔丝电路及包含该电路的集成电路有效
申请号: | 201610098912.6 | 申请日: | 2016-02-23 |
公开(公告)号: | CN105575436B | 公开(公告)日: | 2023-06-23 |
发明(设计)人: | 李文昌;刘征 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | G11C17/16 | 分类号: | G11C17/16;G11C17/18 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 宋焰琴 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 可编程 控制 多晶 电路 包含 集成电路 | ||
一种可编程控制多晶熔丝电路,包括:熔丝单元,包含多晶熔丝,是能对所述多晶熔丝进行烧录的电路单元;伪熔丝单元,是不实际烧录所述多晶熔丝,但能读取所述多晶熔丝状态的电路单元;第一多路选择器,一路输入接外部编程指令端口,另一路输入连接控制选择信号,一路输出接熔丝单元,另一路输出接伪熔丝单元;第二多路选择器,一路输入为两股,分别接熔丝单元和伪熔丝单元,另一路输入接控制选择信号,输出则接输出端口。本电路较传统熔丝电路提出了硬件可模拟烧录的电路和实现方案,给实际芯片在线模拟烧录提供了可操作的具体电路,为在线排除工艺生产带来的误差进行模拟烧录,保证最终烧录能够为每颗芯片量身定做烧录方案提供了机会。
技术领域
本发明涉及集成电路领域,进一步涉及一种可编程控制多晶熔丝电路及包含该电路的集成电路和芯片。
背景技术
在芯片制造过程中,受工艺的偏差、电路的失配以及生产批次不同等影响,生产芯片的参数与设计值存在较大的偏差。这会给高精度模拟集成电路的设计带来很大的影响。因此在设计此类芯片时,会在电路中加入修调结构,以便对后续测试中不符合设计的芯片进行参数调整。
现阶段常用的修调方式主要分为激光熔断和电流熔断两种,其中激光熔断方式是利用激光将电路中的多晶熔断,这种方式较为直接,但只能在封装之前进行修调且成本较高。因而也就排除了对封装工序以后尤其是在老化试验过程中发现的有存储器单元进行修复的可能性。
另外一种是电流熔断多晶,但是传统的方法是在多晶熔丝两端放置探针和电流通路的压焊点(PAD),如果需要调整的位置很多就造成了面积浪费,无形中增加了制造的成本。
发明内容
有鉴于此,本发明的目的在于提供一种可编程控制多晶熔丝电路及含该电路的集成电路,以克服现有技术中存在的多晶熔丝电路的问题。
为达到上述目的,本发明提供一种可编程控制多晶熔丝电路,其包括:
熔丝单元,包含多晶熔丝,是能对所述多晶熔丝进行烧录的电路单元;
伪熔丝单元,是不实际烧录所述多晶熔丝,但能读取所述多晶熔丝状态的电路单元;
第一多路选择器,一路输入接外部编程指令端口,另一路输入控制选择信号,一路输出接熔丝单元,另一路输出接伪熔丝单元;所述第一多路选择器根据所述控制选择信号来选择哪一路输出导通;
第二多路选择器,一路输入为两股,分别接熔丝单元和伪熔丝单元,另一路输入控制选择信号,输出则接输出端口,所述第二多路选择器根据所述控制选择信号来选择哪一路输入导通。
根据本发明的一种具体实施方案,所述熔丝单元包含多晶熔丝,多晶熔丝一端与电源连接,另一端连接熔丝控制电路,所述另一端还连接至反相器输入端,所述反相器输出端连接第二多路选择器和第一多路选择器;
所述熔丝控制电路由NMOS电平稳定器和NMOS晶体管缓冲器并联。
根据本发明的一种具体实施方案,所述伪熔丝单元包括寄存器,所述寄存器的输出端连接第一多路选择器,输出端连接第二多路选择器。
根据本发明的一种具体实施方案,所述NMOS电平稳定器的栅极与偏置电压连接。
根据本发明的一种具体实施方案,所述反相器为一非门,所述非门的输入端与多晶熔丝相连,所述非门的输出端连接至第一多路选择器和第二多路选择器。
根据本发明的一种具体实施方案,所述熔丝单元进一步包括PMOS管,其源极接电源,漏极接NMOS电平稳定器的漏极和多晶熔丝。
根据本发明的一种具体实施方案,所述外部编程指令端口和控制选择信号通过一或非门连接至NMOS晶体管缓冲器的栅极。
本发明还提供一种集成电路,所述集成电路包括以上任意一种方案所述的可编程控制多晶熔丝电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610098912.6/2.html,转载请声明来源钻瓜专利网。