[发明专利]一种数据处理电路、系统及数据处理方法

权利要求书

1.一种数据处理系统，其特征在于，包括：数据采集处理模块（9）、通讯模块（10），以及数据处理电路；所述数据采集处理模块（9）将外部采集到的模拟、数字信号，经过调制、转换后传输至FPGA核（2）；ARM核通过所述FPGA核（2）获取所述数据采集处理模块（9）传输的数据，以及单核DSP和/或多核DSP返回的数据，并通过所述通讯模块（10）将获取的数据传输至外部的上位机或数据存储单元；所述数据处理电路包括：多核可编程逻辑（1）和2个以上的单核DSP，所述多核可编程逻辑（1）进一步包括FPGA核（2）和1个以上的ARM核；所述FPGA核（2）将采集到的数据传输至所述单核DSP，所述单核DSP对数据进行计算后将计算结果返回至所述FPGA核（2），并由所述FPGA核（2）对外部的控制对象进行实时控制；所述ARM核通过所述多核可编程逻辑（1）内部的数据交互读取所述FPGA核（2）的数据，并对外输出来自于所述FPGA核（2）的数据。

2.一种数据处理系统，其特征在于，包括：数据采集处理模块（9）、通讯模块（10），以及数据处理电路；所述数据采集处理模块（9）将外部采集到的模拟、数字信号，经过调制、转换后传输至FPGA核（2）；ARM核通过所述FPGA核（2）获取所述数据采集处理模块（9）传输的数据，以及单核DSP和/或多核DSP返回的数据，并通过所述通讯模块（10）将获取的数据传输至外部的上位机或数据存储单元；所述数据处理电路包括：多核可编程逻辑（1）和1个以上的多核DSP，所述多核DSP包括2个以上的DSP核，所述多核可编程逻辑（1）进一步包括FPGA核（2）和1个以上的ARM核；所述FPGA核（2）将采集到的数据传输至所述多核DSP，所述多核DSP对数据进行计算后将计算结果返回至所述FPGA核（2），并由所述FPGA核（2）对外部的控制对象进行实时控制；所述ARM核通过所述多核可编程逻辑（1）内部的数据交互读取所述FPGA核（2）的数据，并对外输出来自于所述FPGA核（2）的数据。

3.一种数据处理系统，其特征在于，包括：数据采集处理模块（9）、通讯模块（10），以及数据处理电路；所述数据采集处理模块（9）将外部采集到的模拟、数字信号，经过调制、转换后传输至FPGA核（2）；ARM核通过所述FPGA核（2）获取所述数据采集处理模块（9）传输的数据，以及单核DSP和/或多核DSP返回的数据，并通过所述通讯模块（10）将获取的数据传输至外部的上位机或数据存储单元；所述数据处理电路包括：多核可编程逻辑（1），1个以上的单核DSP，以及1个以上的多核DSP，所述多核DSP包括2个以上的DSP核，所述多核可编程逻辑（1）进一步包括FPGA核（2）和1个以上的ARM核；所述FPGA核（2）将采集到的数据传输至所述单核DSP和多核DSP，所述单核DSP和多核DSP对数据进行计算后将计算结果返回至所述FPGA核（2），并由所述FPGA核（2）对外部的控制对象进行实时控制；所述ARM核通过所述多核可编程逻辑（1）内部的数据交互读取所述FPGA核（2）的数据，并对外输出来自于所述FPGA核（2）的数据。

4.根据权利要求1至3中任一项所述的数据处理系统，其特征在于：所述FPGA核（2）与所述单核DSP之间，或所述FPGA核（2）与所述多核DSP之间通过RapidIO总线和/或uPP总线互联。

5.根据权利要求4所述的数据处理系统，其特征在于：所述单核DSP之间，或所述单核DSP与所述多核DSP之间，或所述多核DSP与所述多核DSP之间，通过RapidIO总线互联。

6.根据权利要求5所述的数据处理系统，其特征在于：所述单核DSP之间，或所述单核DSP与所述多核DSP之间，或所述多核DSP与所述多核DSP之间，通过RapidIO总线实现串行结构的相邻单核DSP或相邻多核DSP，或相邻单核DSP与多核DSP通信，所述单核DSP或多核DSP仅与所述多核可编程逻辑（1），以及相邻的单核DSP或多核DSP直接交换数据。