[发明专利]一种嵌入式系统中时钟信号的冗余控制方法有效
申请号: | 201610080286.8 | 申请日: | 2016-02-05 |
公开(公告)号: | CN105677518B | 公开(公告)日: | 2018-07-31 |
发明(设计)人: | 吴允平;李汪彪;苏伟达;王廷银;蔡声镇 | 申请(专利权)人: | 福建师范大学 |
主分类号: | G06F11/16 | 分类号: | G06F11/16 |
代理公司: | 福州君诚知识产权代理有限公司 35211 | 代理人: | 戴雨君 |
地址: | 350300 福建省福州市*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 嵌入式 系统 时钟 信号 冗余 控制 方法 | ||
1.一种嵌入式系统中时钟信号的冗余控制方法,由微处理器(101)、外部晶振信号源(102)、非易失性存储器(103)和看门狗电路(104)组成,微处理器(101)分别和外部晶振信号源(102)、非易失性存储器(103)、看门狗电路(104)相连,微处理器(101)内部设置有一个内部信号源(105),其特征在于:非易失性存储器(103)有一个指定地址上一次启动状态;微处理器启动过程时,微处理器首先驱动与非易失性存储器的接口电路,读取上一次启动状态数据;如果微处理器读取的上一次启动状态数据为正常,就暂把上一次启动状态修改为异常,设定本次启动的信号源由外部晶振信号源驱动,微处理器正常启动后,则再把上一次启动状态修改写入为正常,否则上一次启动状态数据为异常。
2.根据权利要求1所述的一种嵌入式系统中时钟信号的冗余控制方法,其特征在于所述的非易失性存储器(103),是片外独立IC,或是集成在微处理器内部的功能单元,在非易失性存储器(103)中有一个指定地址上一次启动状态,保存本系统上一次启动时状态。
3.根据权利要求1所述的一种嵌入式系统中时钟信号的冗余控制方法,其特征在于所述的冗余控制方法具体步骤如下:
步骤201:终端启动开始,执行步骤202;
步骤202:首先驱动嵌入式处理与非易失性存储器的接口,然后读取其中指定地址上一次启动状态的数据,执行步骤203;
步骤203:上一次启动状态是否为正常,为正常则执行步骤205,如不正常则执行步骤204;
步骤204:设置信号源来自内部信号源,由内部信号源驱动,然后执行步骤206;
步骤205:将异常写入上一次启动状态,设置信号源来自片外晶振,由片外晶振驱动,然后执行步骤206;
步骤206:将正常写入上一次启动状态,然后执行步骤207;
步骤207:方法结束。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福建师范大学,未经福建师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610080286.8/1.html,转载请声明来源钻瓜专利网。