[发明专利]应用于嵌入式系统的电路结构

权利要求书

1.一种应用于嵌入式系统的电路结构，包括：电源电压输入端、掉电保护电路、储能电容、系统主控电路以及存储器，所述掉电保护电路电连接所述电源电压输入端以及所述系统主控电路的电源端和外部中断端口且用于在监测到所述电源电压输入端的电源电压掉电后经由所述外部中断端口触发所述系统主控电路产生系统中断以进行掉电处理来判断所述电源电压输入端的电源电压是否处于真实掉电状态并在所述电源电压输入端的电源电压处于真实掉电状态后完成文件保存至所述存储器并使系统进入待关机状态，所述储能电容电连接所述掉电保护电路且用于在所述电源电压输入端的电源电压掉电后通过所述掉电保护电路给所述系统主控电路的所述电源端供电；其特征在于，所述应用于嵌入式系统的电路结构还包括：

掉电信号采样电路以及掉电复位控制电路；

其中，所述掉电信号采样电路电连接所述电源电压输入端且具有采样电压输出端，所述掉电复位控制电路电连接所述采样电压输出端和所述系统主控电路的复位端且用于根据所述采样电压输出端输出的采样电压判断所述电源电压输入端的电源电压是否处于真实掉电状态、在所述电源电压输入端的电源电压处于真实掉电状态后监测所述电源电压输入端的电源电压是否恢复以及在监测到所述电源电压输入端的电源电压恢复后产生复位控制信号至所述系统主控电路的复位端以复位系统处于待关机状态的所述系统主控电路。

2.如权利要求1所述的应用于嵌入式系统的电路结构，其特征在于，所述掉电信号采样电路包括第一电阻、第二电阻和电容，所述第一电阻和所述第二电阻串接在所述电源电压输入端和接地电位之间，所述电容与串接的所述第一电阻和第二电阻并联在所述电源电压输入端和所述接地电位之间。

3.如权利要求1所述的应用于嵌入式系统的电路结构，其特征在于，所述掉电复位控制电路包括微控制器，所述微控制器的一第一I/O口和一第二I/O口分别电连接所述采样电压输出端和所述系统主控电路的所述复位端。

4.如权利要求3所述的应用于嵌入式系统的电路结构，其特征在于，所述掉电保护电路包括：

状态监测电路，电连接所述电源电压输入端且用于输出代表所述电源电压输入端的电源电压是否掉电的监测值；

状态通知电路，电连接所述状态监测电路和所述系统主控电路的所述外部中断端口，用于根据所述监测值判断所述电源电压输入端的电源电压是否掉电并在所述电源电压输入端的电源电压掉电后产生掉电状态通知给所述系统主控电路的所述外部中断端口以触发所述系统主控电路产生系统中断；以及

掉电维持电路，电连接在所述电源电压输入端和所述系统主控电路的所述电源端之间并且电连接所述储能电容，用于在所述电源电压输入端的电源电压未掉电时对所述储能电容充电并将所述电源电压输入端的电源电压传递至所述系统主控电路的所述电源端、以及用于在所述电源电压输入端的电源电压掉电时利用所述储能电容向所述系统主控电路的所述电源端供电。

5.如权利要求4所述的应用于嵌入式系统的电路结构，其特征在于，所述状态通知电路与所述掉电复位控制电路共用所述微控制器，且所述微控制器的一第三I/O口用于接收所述监测值，且所述微控制器的一第四I/O口电连接所述系统主控电路的所述外部中断端口。

6.如权利要求5所述的应用于嵌入式系统的电路结构，其特征在于，所述微控制器为单片机或ARM处理器。

7.如权利要求4所述的应用于嵌入式系统的电路结构，其特征在于，所述状态通知电路为比较电路。

8.如权利要求4所述的应用于嵌入式系统的电路结构，其特征在于，所述掉电维持电路包括：第一二极管、电阻和第二二极管；所述第一二极管的正极电连接所述状态监测电路，所述第一二极管的负极电连接所述系统主控电路的所述电源端；所述电阻电连接在所述第一二极管的负极和所述储能电容之间，所述第二二极管的正极电连接所述储能电容且所述第二二极管的负极电连接所述第一二极管的负极，从而所述电阻和所述第二二极管并联在所述第一二极管的负极和所述储能电容之间。

9.如权利要求1所述的应用于嵌入式系统的电路结构，其特征在于，所述储能电容为法拉电容。

10.如权利要求1所述的应用于嵌入式系统的电路结构，其特征在于，所述应用于嵌入式系统的电路结构还包括防反电路，所述防反电路具有电压输入端和电压输出端，所述防反电路的所述电压输入端作为所述电源电压输入端，所述掉电保护电路电连接所述防反电路的所述电压输出端以实现电连接所述电源电压输入端，所述掉电信号采样电路电连接所述防反电路的所述电压输出端以实现电连接所述电源电压输入端。