[发明专利]移位寄存器单元、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

一第一开关元件，用于响应一输入信号而导通，以将第一时钟信号提供至一第一节点；

一第二开关元件，用于响应所述第一时钟信号而导通，以将第一电源信号提供至所述第一节点；

一第三开关元件，耦接于第二节点，并用于响应所述第二节点的信号而导通，以将第二电源信号提供至第三节点；

一第四开关元件，耦接于所述第一节点、所述第三节点以及第五开关元件，并用于响应所述第一节点的信号而导通；

一第五开关元件，耦接于第二时钟信号的输入端和所述第四开关元件之间，并且用于响应所述第二时钟信号而导通；

一第六开关元件，耦接于第四节点，并用于响应所述第四节点的信号而导通，以将所述第二电源信号提供至所述第二节点；

一第七开关元件，用于响应所述第二时钟信号而导通，以将所述输入信号提供至所述第二节点；

一第八开关元件，耦接于所述第三节点，并用于响应所述第三节点的信号而导通，以将所述第一时钟信号提供至所述第四节点；

一第九开关元件，耦接于所述第二节点，并用于响应所述第二节点的信号而导通，以将所述第二电源信号提供至所述第四节点；

一第十开关元件，耦接于所述第四节点，并用于响应所述第四节点的信号而导通，以将所述第二电源信号提供至输出端；

一第十一开关元件，用于响应所述第二时钟信号而导通，以将所述第二电源信号提供至所述输出端；

一第十二开关元件，耦接于所述第二节点，并用于响应所述第二节点的信号而导通，以将所述第一时钟信号提供至所述输出端；

一第一电容，耦接于所述第二电源信号的输入端与所述第四节点之间；以及

一第二电容，耦接于所述第二节点与所述输出端之间；

所述第一时钟信号与所述第二时钟信号的周期相同，相位相反。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第一开关元件至所述第十二开关元件分别为第一晶体管至第十二晶体管。

3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一晶体管至所述第十二晶体管均具有控制端、第一端和第二端；

所述第一晶体管的控制端与所述输入信号的输入端耦接，所述第一晶体管的第一端与所述第一时钟信号的输入端耦接，所述第一晶体管的第二端与所述第一节点耦接；

所述第二晶体管的控制端与所述第一时钟信号的输入端耦接，所述第二晶体管的第一端与所述第一晶体管的第二端耦接，所述第二晶体管的第二端与所述第一电源信号的输入端耦接；

所述第三晶体管的控制端与所述第二节点耦接，所述第三晶体管的第一端与所述第二电源信号的输入端耦接，所述第三晶体管的第二端与所述第三节点耦接；

所述第四晶体管的控制端与所述第一节点耦接，所述第四晶体管的第一端与所述第三节点耦接；

所述第五晶体管的控制端和所述第五晶体管的第二端均与所述第二时钟信号耦接，所述第五晶体管的第一端与所述第四晶体管的第二端耦接；

所述第六晶体管的控制端与所述第四节点耦接，所述第六晶体管的第一端与所述第二电源信号的输入端耦接，所述第六晶体管的第二端与所述第二节点耦接；

所述第七晶体管的控制端与所述第二时钟信号的输入端耦接，所述第七晶体管的第一端与所述第二节点耦接，所述第七晶体管的第二端与所述输入信号的输入端耦接；

所述第八晶体管的控制端与所述第三节点耦接，所述第八晶体管的第一端与所述第一时钟信号的输入端耦接，所述第八晶体管的第二端与所述第四节点耦接；

所述第九晶体管的控制端与所述第二节点耦接，所述第九晶体管的第一端耦接所述第二电源信号的输入端，所述第九晶体管的第二端与所述第四节点耦接；

所述第十晶体管的控制端与所述第四节点耦接，所述第十晶体管的第一端与所述第二电源信号的输入端耦接，所述第十晶体管的第二端与所述输出端耦接；

所述第十一晶体管的控制端与所述第二时钟信号的输入端耦接，所述第十一晶体管的第一端与所述第二电源信号的输入端耦接，所述第十一晶体管的第二端与所述输出端耦接；

所述第十二晶体管的控制端与所述第二节点耦接，所述第十二晶体管的第一端与所述输出端耦接，所述第十二晶体管的第二端与所述第一时钟信号的输入端耦接。