[发明专利]驱动装置、显示装置和驱动方法

权利要求书

1.一种驱动装置，其特征在于，所述装置包括栅极驱动电路、源极驱动电路和输出使能信号驱动电路，

所述栅极驱动电路与每一条栅线相连，用于在每一个扫描周期内向一条栅极线输入栅极驱动信号；

所述源极驱动电路与每一条数据线相连，用于在每一个扫描周期内向每一条数据线输入数据信号，每预设数目个扫描周期，将向同一数据线输入的数据信号的极性翻转一次；

所述输出使能信号驱动电路与输出使能信号线相连，用于若第一扫描周期内所述数据信号的极性发生翻转，则向所述输出使能信号线输入第一时长的电压信号，若第二扫描周期内所述数据信号的极性未发生翻转，则向所述输出使能信号线输入第二时长的电压信号，所述第二时长大于所述第一时长，所述第一时长和在所述第一扫描周期处于开启状态的第一栅线的开启时间之和、与所述第二时长和在所述第二扫描周期处于开启状态的第二栅线的开启时间之和相等，所述第一栅线和第二栅线为双栅结构下的任意两条栅线；

所述输出使能信号驱动电路包括第一输入端、第二输入端、第一电压线、第二电压线和输出端，

所述输出使能信号驱动电路，用于当所述第一输入端输入的电压与所述第二输入端输入的电压均为高电平或低电平时，在所述输出端输出所述第一电压线的电压，当所述第一输入端输入的电压与所述第二输入端输入的电压中，一个为高电平另一个为低电平时，在所述输出端输出所述第二电压线的电压。

2.根据权利要求1所述的装置，其特征在于，所述预设数目的大小为2。

3.根据权利要求2所述的装置，其特征在于，所述第一输入端输入的电压的上升沿与所述第二输入端输入的电压的上升沿相对齐，

所述第一输入端输入的电压的频率是所述第二输入端输入的电压的频率的2倍。

4.根据权利要求1至3中任一权利要求所述的装置，其特征在于，所述第二输入端输入的电压的脉冲宽度与所述数据信号的极性发生翻转时上升延迟时间的脉冲宽度一致。

5.根据权利要求1所述的装置，其特征在于，所述输出使能信号驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管，

所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第八晶体管和所述第九晶体管为P型晶体管；

所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管、所述第十晶体管为N型晶体管。

6.根据权利要求5所述的装置，其特征在于，所述第一晶体管的第一端与所述第一电压信号线相连，所述第一晶体管的第二端与所述第二晶体管的第一端相连，所述第一晶体管的控制端与所述第二输入端相连；

所述第二晶体管的第二端分别与所述第三晶体管的第一端和所述第四晶体管的第一端相连，所述第二晶体管的控制端与所述第一输入端相连；

所述第五晶体管的第一端与所述第一电压信号线相连，所述第五晶体管的第二端分别与所述第八晶体管的第二端和所述第九晶体管的第一端相连，所述第五晶体管的控制端与所述第二输入端相连；

所述第八晶体管的第一端与所述第一电压信号线相连，所述第八晶体管的第二端与所述第九晶体管的第一端相连，所述第八晶体管的控制端与所述第一输入端相连；

所述第九晶体管的第二端与所述输出端相连，所述第九晶体管的控制端与所述第十晶体管的控制端相连。

7.根据权利要求5所述的装置，其特征在于，所述第三晶体管的第二端与所述第二电压信号线相连，所述第三晶体管的控制端与所述第二输入端相连；

所述第四晶体管的第二端与所述第二电压信号线相连，所述第四晶体管的控制端与所述第一输入端相连；

所述第六晶体管的第一端与所述输出端相连，所述第六晶体管的第二端与所述第七晶体管的第一端相连，所述第六晶体管的控制端与所述第一输入端相连；

所述第七晶体管的第二端与所述第二电压信号线相连，所述第七晶体管的控制端与所述第二输入端相连；

所述第十晶体管的第一端与所述输出端相连，所述第十晶体管的第二端与所述第二电压信号线相连，所述第十晶体管的控制端与所述第二晶体管的第二端相连。

8.根据权利要求1至3中任一权利要求所述的装置，其特征在于，所述输出端与所述输出使能信号线相连。