[发明专利]交换设备、外围部件互连高速系统及其初始化方法

说明书

本发明公开了一种交换设备、PCIe系统及其初始化方法，该交换设备包括：多个PCIe上行端口，用于与至少一个主机连接；至少一个PCIe下行端口，用于与至少一个I/O设备连接；内置的处理装置，通过该交换设备的内部连接线路与该至少一个PCIe下行端口连接；该内置的处理装置用于：通过该内部连接线路向该至少一个PCIe下行端口传输配置读写报文；接收该至少一个PCIe下行端口通过该内部连接线路传输的配置读写响应报文，该配置读写响应报文携带完成者标识；根据该配置读写响应报文中携带的完成者标识，确定该交换设备连接有标识为该完成者标识的I/O设备。该交换设备、PCIe系统及其初始化方法具有较高的稳定性和可靠性。

技术领域

本发明涉及通信领域，并且更具体地，涉及交换设备、外围部件互连高速系统及其初始化方法。

背景技术

外围部件互连特别兴趣小组(Peripheral Component Interconnect SpecialInterest Group，PCI-SIG)提出的单根输入输出虚拟化(Single-Root Input/OutputVirtualization，SR-IOV)技术应用于一个主机中的多进程共享输入输出(Input/Output，I/O)设备的场景，SR-IOV技术为PCI高速(PCI express，PCIe)设备虚拟出多个虚拟功能(Virtual Function，VF)，以供上层主机调用。

多根输入输出虚拟化(Multi-Root Input/Output Virtualization，MR-IOV)技术应用于多个主机共享I/O设备的场景，该技术虚拟出多个PCI总线域(VirtualHierarchies，VH)供多个主机调用。然而，由于该技术修改了PCIe协议中的数据链路层以上的协议，因此需要拓扑结构中的多个节点进行适配，如支持MR-IOV的根节点(Root Port，RP)、交换机(Switch)以及PCIe设备等。由于MR-IOV技术需要产业链适配，兼容性不好，目前还没有支持该标准的产品。

现有技术提出了一种通过SR-IOV设备实现多个主机共享I/O设备的方案。图1示出了现有技术中的一种典型实现方式，该系统100包括：N个主机(主机1至主机N)110、PCIe交换机120、M个I/O设备(I/O设备1至I/O设备M)130以及外置的管理CPU 140和存储器150，1≤M≤N，其中，管理CPU 140负责进行I/O设备侧的设备枚举和发现，以及进行设备配置和管理；PCIe交换机120包括非透明桥的的链路部分(Non-Transparent Link，NT-L)模块、多个PCIe上行端口(Upstream Port，UP)、全局非透明(Non-Transparent，NT)EP模块和多个虚拟PCIe下行端口(Downstream Port，DP)，其中，全局NT EP模块用于寄存器的管理和内存地址的映射，实现非透明桥的虚拟部分(Non-Transparent Virtual，NT-V)的功能，其中可以包括多个虚拟层次结构(Virtual Hierarchy，VH)。

该技术方案需要额外设置管理CPU，且需要外置与该管理CPU对应的存储器，需要提供单独的PCIe管理接口，不适合产品布局。此外，图1所示的系统100中仅设置一个管理CPU用于整个系统的管理，管理链路单一，一旦管理链路出现异常，会导致整个网络都瘫痪而无法使用，稳定性和可靠性较低。

发明内容

本发明实施例提供了一种交换设备、PCIe系统以及PCIe系统的初始化方法，具有较高的稳定性和可靠性。

第一方面，提供了一种交换设备，包括：多个PCIe上行端口，用于与至少一个主机连接；至少一个PCIe下行端口，用于与至少一个I/O设备连接；内置的处理装置，通过该交换设备的内部连接线路与该至少一个PCIe下行端口连接；该内置的处理装置用于：

通过该内部连接线路向该至少一个PCIe下行端口传输配置读写报文；