[发明专利]一种嵌入式高速实时场景图像生成装置有效
申请号: | 201610012903.0 | 申请日: | 2016-01-08 |
公开(公告)号: | CN105681651B | 公开(公告)日: | 2018-11-06 |
发明(设计)人: | 李飞;罗院红;覃奋 | 申请(专利权)人: | 北京环境特性研究所 |
主分类号: | H04N5/232 | 分类号: | H04N5/232;H04N5/235 |
代理公司: | 北京格允知识产权代理有限公司 11609 | 代理人: | 周娇娇 |
地址: | 100854*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 嵌入式 高速 实时 场景 图像 生成 装置 | ||
1.一种嵌入式高速实时场景图像生成装置,其特征在于,所述装置包括:同步串口控制器、DSP数字信号处理器、DDR存储器;其中,所述同步串口控制器、所述DDR分别与所述DSP相连;
所述同步串口控制器用于接收仿真计算机实时输出的指令数据,并将所述指令数据传输至所述DSP;其中,所述指令数据包括目标数据、背景数据;
所述DSP包括:指令数据接收模块、输入缓存模块、图像处理模块、输出缓存模块;其中,所述指令数据接收模块用于接收所述同步串口控制器传输的指令数据,并将所述指令数据发送至所述输入缓存模块;所述输入缓存模块用于存储所述指令数据;所述图像处理模块用于根据所述输入缓存模块中的指令数据和预设的目标模板生成场景图像,并将所述场景图像写入所述DDR;所述输出缓存模块用于在接收到来自图像输出接口板的输出请求信号后,从所述DDR中读取待输出的场景图像,并将所述待输出的场景图像输出至图像输出接口板;
其中,所述待输出的场景图像为最新生成的场景图像;
所述输出请求信号包括曝光控制请求信号、传输控制请求信号;
所述曝光控制请求信号用于请求获取待输出的场景图像的指针;所述传输控制请求信号用于请求将所述待输出的场景图像分块输出;
所述曝光控制请求信号的一个周期Tb包括定位请求有效时间T1、定位请求无效时间T2;所述传输控制信号的一个周期Ts包括传输请求累积有效时间T3和传输请求无效时间T4,所述T3由N1个传输请求有效时间te和N1个辅助传输请求无效时间ti组成,并且Tb=Ts;
所述曝光控制请求信号与所述传输控制信号的发送时序满足:一个Tb周期内所述T3的起始时刻与一个Ts周期内所述T2的起始时刻为同一时刻。
2.如权利要求1所述的装置,其特征在于,所述装置还包括Flash闪存;
所述Flash与所述DSP相连,用于存储所述DSP的软件代码,并在系统加电后将所述软件代码加载。
3.如权利要求1所述的装置,其特征在于,所述DSP还包括中断控制模块;
所述中断控制模块用于预先将来自图像输出接口板的输出请求信号设置为一级中断源,并将接收到的所述输出请求信号发送至所述输出缓存模块。
4.如权利要求1所述的装置,其特征在于,N1=6。
5.如权利要求2所述的装置,其特征在于,所述DSP的接口模块包括16位总线接口、32位总线接口、DDR总线接口、SPI总线接口;
其中,所述16位总线接口用于与所述同步串口控制器进行通讯;所述32位总线接口用于与所述图像输出接口板进行通讯;所述DDR总线接口用于与所述DDR进行通讯;所述SPI总线接口用于与所述Flash进行通讯。
6.如权利要求5所述的装置,其特征在于,所述32位总线接口为同步FIFO先入先出工作模式。
7.如权利要求1所述的装置,其特征在于,所述输入缓存模块包括第一输入缓存、第二输入缓存、第三输入缓存;并且,第一至第三输入缓存均为二级缓存;
第一输入缓存与第二输入缓存为乒乓缓存结构,用于存储指令数据;第三输入缓存用于存储目标模板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京环境特性研究所,未经北京环境特性研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610012903.0/1.html,转载请声明来源钻瓜专利网。