[发明专利]边带奇偶校验处理

说明书

提供了入站边带接口以通过第一边带链路接收消息，并且提供了奇偶校验逻辑以针对消息计算奇偶校验位。进一步地，提供了出站边带接口以通过第二边带链路将消息转发到第二设备。第二边带链路包括多个数据线和奇偶校验位线。通过数据线中的至少某些来转发消息并且通过与消息对应的奇偶校验位线将奇偶校验位发送到其他设备。

相关申请的交叉引用

本申请要求2014年12月19日提交的题为“SIDEBAND PARITY HANDLING”的美国非临时专利申请号14/578,313的权益和优先权，该美国非临时专利申请被整体地通过引用结合到本文中。

技术领域

本公开关于计算系统，并且特别地（但非排他地）关于错误（error）处理。

背景技术

半导体处理和逻辑设计方面的进步使得在集成电路设备上可以存在的逻辑的量中的增加有可能。作为必然的结果，计算机系统配置已经从系统中的单个或多个集成电路演进到在单独集成电路上存在的多个核、多个硬件线程和多个逻辑处理器以及集成在这样的处理器内的其它接口。处理器或集成电路通常包括单个物理处理器管芯，其中处理器管芯可以包括任何数目的核、硬件线程、逻辑处理器、接口、存储器、控制器集线器等。

作为在较小封装中装配较多处理能力的较强能力的结果，较小计算设备已经在流行性方面增加。智能电话、平板电脑、超薄笔记本及其它用户设备已呈指数增长。然而，这些较小设备依赖于用于超过形状因子的复杂处理和数据存储两者的服务器。因此，高性能计算市场（即服务器空间）中的需求也已增加。例如，在现代服务器中，通常不仅存在具有多个核的单个处理器，而且存在多个物理处理器（也称为多个插座）以增加计算能力。但是随着处理能力随着计算系统中的设备的数目一起增加，插座与其它设备之间的通信变得更关键。

事实上，互连已从主要处理电通信的更传统的多分支总线发展成促进快速通信的充分发展的互连架构。遗憾的是，如对未来处理器以甚至更高的速率进行消耗的需求增加一样，对现有互连架构的能力寄予相应需求。

附图说明

图1图示了包括互连架构的计算系统的实施例。

图2图示了包括分层栈的互连架构的实施例。

图3图示了包括用于互连架构的发射机和接收机对的实施例。

图4图示了分层协议的另一实施例。

图5图示了片上系统结构（fabric）代理的实施例。

图6是包括主要（primary）接口结构和边带接口结构的片上系统结构的简化框图。

图7A-7B是表示根据至少某些实施例的连接到一个或多个结构元件的多个代理的框图。

图8A-8B是图示片上系统结构的示例实现中的示例边带接口的框图。

图9图示了包括多核处理器的计算系统的框图的实施例。

图10图示了计算系统的框图的另一实施例。

各种图中同样的参考号码和名称指示同样的元件。

具体实施例方式

在以下描述中，阐述了许多特定细节，诸如特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器流水线级以及操作等的示例，以便提供对本发明的透彻理解。然而，对于本领域技术人员而言将显而易见的是不需要采用这些特定细节来实践本发明。在其它情况下，没有详细的描述公知的组件或方法，诸如特定和替代处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现、用代码的算法的特定表达、特定掉电和选通技术/逻辑及计算机系统的其它特定操作细节，以便避免不必要地使本发明模糊。