[发明专利]用于降低功率放大器中电源灵敏度的电路和方法

权利要求书

1.一种电路，包括：

第一功率放大器级，具有用于接收输入信号的输入端，耦合至输出节点的输出端，所述第一功率放大器级接收时变电源电压；以及

第二功率放大器级，与所述第一功率放大器级并联配置，具有用于接收所述输入信号的输入端，耦合至所述输出节点的输出端，所述第二功率放大器级接收所述时变电源电压，

其中当所述电源电压在第一低电压范围中时所述第一功率放大器级的第一增益减小，以及其中所述第二功率放大器级的第二增益补偿所述第一功率放大器级的、在所述第一低电压范围中减小的增益。

2.根据权利要求1所述的电路，其中，所述第一功率放大器级包括第一晶体管，所述第一晶体管具有耦合用于接收所述输入信号的控制端子以及通过所述输出节点耦合至所述电源电压的第一端子，以及其中所述第二功率放大器级包括第二晶体管，所述第二晶体管具有耦合用于接收所述输入信号的控制端子以及通过一个或多个堆叠的晶体管和所述输出节点耦合至所述电源电压的第一端子。

3.根据权利要求2所述的电路，其中，所述第一晶体管是第一器件类型的并且所述第二晶体管是第二器件类型的。

4.根据权利要求2所述的电路，其中，所述第一晶体管和所述第二晶体管耦合至不同的栅极偏置电压。

5.根据权利要求2所述的电路，其中，所述第一晶体管和所述第二晶体管耦合至相同的栅极偏置电压。

6.根据权利要求2所述的电路，其中，所述一个或多个堆叠的晶体管是被配置级联的两个晶体管。

7.根据权利要求2所述的电路，其中，所述第二晶体管包括多个区段，以及其中不同数目的区段基于所述电源电压而被激励。

8.根据权利要求7所述的电路，其中，所述区段中的一个或多个区段包括：

源极、栅极和漏极；

第一开关，耦合在所述栅极和参考电压之间；以及

第二开关，耦合至所述栅极。

9.根据权利要求8所述的电路，其中，所述区段的漏极耦合在一起，所述区段的源极耦合在一起，以及其中当区段被激励时在特定区段上的所述第一开关断开并且所述第二开关闭合以导通所述特定区段，以及其中当所述区段未被激励时所述第一开关闭合且所述第二开关断开以关断所述特定区段。

10.根据权利要求1所述的电路，其中，所述第一功率放大器级包括第一高电压晶体管，所述第一高电压晶体管具有耦合用于接收所述输入信号的控制端子以及通过所述输出节点耦合至所述电源电压的第一端子，以及其中所述第二功率放大器级包括第二标准晶体管，所述第二标准晶体管具有耦合用于接收所述输入信号的控制端子以及通过至少一个高电压晶体管和所述输出节点耦合至所述电源电压的第一端子。

11.一种方法，包括：

在第一功率放大器级中接收输入信号，以及据此在输出节点上产生输出信号，所述第一功率放大器级接收时变电源电压；以及

在与所述第一功率放大器级并联配置的第二功率放大器级中接收所述输入信号，以及据此在所述输出节点上产生所述输出信号，所述第二功率放大器级接收所述时变电源电压，

其中当所述电源电压在第一低电压范围中时所述第一功率放大器级的第一增益减小，以及其中所述第二功率放大器级的第二增益补偿所述第一功率放大器级的、在所述第一低电压范围中减小的增益。

12.根据权利要求11所述的方法，其中，所述第一功率放大器级包括第一晶体管，所述方法进一步包括在所述第一晶体管的控制端子上接收所述输入信号，其中所述第一晶体管的第一端子通过所述输出节点耦合至所述电源电压，以及其中所述第二功率放大器级包括第二晶体管，所述方法进一步包括在所述第二晶体管的控制端子上接收所述输入信号，其中所述第二晶体管的第一端子通过一个或多个堆叠的晶体管和所述输出节点耦合至所述电源电压。

13.根据权利要求12所述的方法，其中，所述第一晶体管是第一器件类型的并且所述第二晶体管是第二器件类型的。

14.根据权利要求12所述的方法，其中，所述第一晶体管是高电压MOS器件，一个或多个级联晶体管是高电压MOS器件，以及所述第二晶体管不是高电压MOS器件。