[发明专利]用于控制处理器核心的电力模式的基于延时的电力模式单元以及相关方法及系统

说明书

优选权声明

本申请案请求2014年4月22日申请且标题为“LATENCY-BASED POWER MODE UNITS FOR CONTROLLING POWER MODES OF PROCESSOR CORES,AND RELATED METHODS AND SYSTEMS”的美国专利申请案第14/258,541号的优先权，所述美国专利申请案全文以引用的方式并入本文中。

技术领域

本发明的技术大体上涉及处理器核心，且特别涉及控制处理器核心的电力模式。

背景技术

基于处理器的计算机系统可包含各自包含用于指令执行的一或多个处理器核心的一或多个中央处理单元(CPU)。每一处理器核心包含用于经由多个管线级处理指令的硬件资源。举例来说，在管线中处理指令可包含提取指令及译码指令，随后将所述指令发送至执行单元，诸如算术逻辑单元。另外，处理器核心的硬件资源可分成被称为“线程”(也被称作“硬件线程”)的独立部分。线程为处理器核心提供同时并行处理多个指令的能力。更具体来说，处理器核心内的线程可处理指令，同时同一处理器核心内的另一线程处理不同指令。

就此而言，在处理器核心内处理指令有助于对应CPU的总电力消耗。致力于省电，CPU可采用经配置以取决于处理器核心的活动控制处理器核心的电力电平的电力控制单元。举例来说，电力控制单元可在至少一个线程处于活动状态下时提供标称电力电平至处理器核心，以提供充足电力来驱动处理器核心内的硬件资源来处理指令。然而，若处理器核心中无线程处于活动状态下，则电力控制单元可使处理器核心电力衰弱以省电。以此方式，通过在处理器核心具有活动状态下的线程时提供标称电力至处理器核心及在所有线程处于非活动时使处理器核心电力衰弱来节省处理器核心及其对应CPU的电力消耗。

发明内容

在实施方式中揭示的方面包含用于控制处理器核心的电力模式的基于延时的电力模式单元。也揭示相关方法及系统。在本文中的方面中，本文揭示的电力模式单元也经配置以能够在处理器核心的一或多个线程在待决状态下且无线程在活动状态下时降低或衰弱提供至处理器核心的电力，而不是所述电力模式单元仅能够在无线程处于活动时使处理器核心电力衰弱来省电。

当线程中的指令的处理由等待自处理器核心的外部检索数据以用于所述指令而无需线程以其它方式处理另一指令构成时，线程在处理器核心中处于待决状态。举例来说，正由线程处理的指令的操作数可为位于处理器核心外部的存储器中的数据。若处理器核心在线程处于待决状态下且等待来自处理器核心外部的请求时并不需要如此多的电力来操作，则也可在等待周期的延时期间降低由处理器核心消耗的电力。以此方式，即使当线程处于待决状态下时也可在处理器核心中省电。能够另外在线程处于待决状态下时(相对于仅在所有线程处于非活动时)省电的中央处理单元(CPU)可降低处理器核心及其对应CPU中的总电力消耗。

就此而言，在一个方面中，提供一种用于控制处理器核心的电力模式的基于延时的电力模式单元。基于延时的电力模式单元包括电力模式输入，所述电力模式输入经配置以接收关于供应至处理器核心以用于处理器核心外部的数据存取的电力电平的电力模式信息。基于延时的电力模式单元进一步包括经配置以接收关于处理器核心中的线程的状态的工作负荷信息的线程工作负荷输入。基于延时的电力模式单元经配置以产生电力模式设定来将处理器核心设置成当(1)工作负荷信息指示处理器核心的一或多个线程在待决状态下且无线程在活动状态下且(2)电力模式信息指示一或多个线程的当前数据存取延时在对应于降低电力模式的在待决状态下时在降低电力模式下操作。值得注意的是，基于待决状态下的一或多个线程的当前数据存取延时调节降低电力模式允许处理器核心在线程受限于等待长延时数据时省电。基于延时的电力模式单元也可经进一步配置以向电力模式输出提供电力模式设定，以向用于控制由处理器核心使用的电力的电力控制单元提供电力模式设定。