[实用新型]一种低成本HART-FSK发送接收电路

权利要求书

1.一种低成本HART-FSK发送接收电路，其特征在于，包括：一主控处理器、一输出调制器滤波电路、一输入解调器滤波比较电路、一电源电路以及一HART总线电路；所述主控处理器分别与所述输出调制器滤波电路以及所述输入解调器滤波比较电路相连；所述输出调制器滤波电路以及所述输入解调器滤波比较电路分别与所述HART总线电路相连；所述电源电路分别与所述主控处理器、所述输出调制器滤波电路以及所述输入解调器滤波比较电路相连。

2.根据权利要求1所述的一种低成本HART-FSK发送接收电路，其特征在于，所述主控处理器包括一STM32L152。

3.根据权利要求1所述的一种低成本HART-FSK发送接收电路，其特征在于，所述输出调制器滤波电路包括一微控处理器；所述微控处理器的端分别经第一电容与一运放输出端相连以及经第四电容接地；所述运放的反向输入端与所述运放的输出端相连；所述运放的正向输入端分别经第一电阻与所述主控处理器相连以及经第二电阻接地；所述微控处理器的端以及端分别对应经第二电容以及第三电容接地；所述微控处理器的OUT端分别与第一二极管阳极以及所述HART总线电路TEST端相连；所述第一二极管阴极与第三电阻一端相连，并接地；所述第三电阻另一端与三极管发射极相连；所述三极管基极与所述微控处理器的BASE端相连；所述三极管集电极分别经第五电容一端以及第二二极管接入所述HART总线电路LOOP+端；所述第五电容另一端与第三二极管阳极相连，并接入所述HART总线电路TEST端；所述第三二极管阴极与所述HART总线电路LOOP-端相连。

4.根据权利要求1所述的一种低成本HART-FSK发送接收电路，其特征在于，所述输入解调器滤波比较电路包括一比较器；所述比较器的输出端经第四电阻的一端与所述主控处理器相连；所述第四电阻的另一端接所述电源电路的第一输出端；所述比较器的反向输入端分别与第六电容的一端以及第五电阻的一端相连；所述第六电容的另一端经第六电阻的一端以及第七电容接入第二二极管的阳极；所述第二二极管的阴极接入所述HART总线电路LOOP+端；所述第五电阻的另一端分别与所述电源电路的第二输出端以及第七电阻一端相连；所述第七电阻另一端分别与所述比较器的正向输入端以及第八电阻的一端相连；所述第八电阻的另一端与所述比较器的输出端相连。

5.根据权利要求4所述的一种低成本HART-FSK发送接收电路，其特征在于，所述电源电路包括一电源芯片电路；所述电源芯片电路Vout端作为所述电源电路的第一输出端；所述电源芯片电路的Vout端经第九电阻与第四二极管的阴极相连，并作为所述电源电路的第二输出端；所述第四二极管的阳极与第八电容一端相连，并接地；所述第八电容另一端与所述第四二极管的阴极相连。