[实用新型]电流源

说明书

技术领域

本实用新型涉及电流源。

背景技术

设计了一种电流源。

发明内容

本实用新型旨在提供一种电流源。

电流源，包括第一运算放大器、第一PMOS管、第一NMOS管、第二NMOS管、第二PMOS管、第三NMOS管和第四NMOS管：

所述第一运算放大器的正输入端接基准电压VREF，负输入端接所述第一NMOS管的源极和所述第二NMOS管的漏极，输出端接所述第一NMOS管的栅极；

所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极，源极接电源电压VCC；

所述第一NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第二NMOS管的漏极；

所述第二NMOS管的栅极接所述第二PMOS管的漏极和所述第三NMOS管的栅极和漏极和所述第四NMOS管的栅极，漏极接所述第一NMOS管的源极和所述第一运算放大器的负输入端，源极接地；

所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第二NMOS管的栅极和所述第三NMOS管的栅极和漏极和所述第四NMOS管的栅极，源极接电源电压VCC；

所述第三NMOS管的栅极和漏极接在一起再接所述第二NMOS管的栅极和所述第二PMOS管的漏极和所述第四NMOS管的栅极，源极接地；

所述第四NMOS管的栅极接所述第二NMOS管的栅极和所述第三NMOS管的栅极和漏极和所述第二PMOS管的漏极，漏极作为电流输出端IOUT，源极接地。

所述第一运算放大器和所述第一NMOS管构成跟随器，基准电压VREF就加在所述第二NMOS管的源漏极之间使得所述第二NMOS管处于线性区，并产生电流，然后通过所述第一PMOS管镜像给所述第二PMOS管，再通过所述第三NMOS管镜像给所述第二NMOS管和所述第四NMOS管，产生电流IOUT。

附图说明

图1为本实用新型的电流源的电路图。

具体实施方式

以下结合附图对本实用新型内容进一步说明。

电流源，如图1所示，包括第一运算放大器101、第一PMOS管102、第一NMOS管103、第二NMOS管104、第二PMOS管105、第三NMOS管106和第四NMOS管107：

所述第一运算放大器101的正输入端接基准电压VREF，负输入端接所述第一NMOS管103的源极和所述第二NMOS管104的漏极，输出端接所述第一NMOS管103的栅极；

所述第一PMOS管102的栅极和漏极接在一起再接所述第一NMOS管103的漏极和所述第二PMOS管105的栅极，源极接电源电压VCC；

所述第一NMOS管103的栅极接所述第一运算放大器101的输出端，漏极接所述第一PMOS管102的栅极和漏极和所述第二PMOS管105的栅极，源极接所述第一运算放大器101的负输入端和所述第二NMOS管104的漏极；

所述第二NMOS管104的栅极接所述第二PMOS管105的漏极和所述第三NMOS管106的栅极和漏极和所述第四NMOS管107的栅极，漏极接所述第一NMOS管103的源极和所述第一运算放大器101的负输入端，源极接地；

所述第二PMOS管105的栅极接所述第一PMOS管102的栅极和漏极和所述第一NMOS管103的漏极，漏极接所述第二NMOS管104的栅极和所述第三NMOS管106的栅极和漏极和所述第四NMOS管107的栅极，源极接电源电压VCC；

所述第三NMOS管106的栅极和漏极接在一起再接所述第二NMOS管104的栅极和所述第二PMOS管105的漏极和所述第四NMOS管107的栅极，源极接地；

所述第四NMOS管107的栅极接所述第二NMOS管104的栅极和所述第三NMOS管106的栅极和漏极和所述第二PMOS管105的漏极，漏极作为电流输出端IOUT，源极接地。

所述第一运算放大器101和所述第一NMOS管103构成跟随器，基准电压VREF就加在所述第二NMOS管104的源漏极之间使得所述第二NMOS管104处于线性区，并产生电流，然后通过所述第一PMOS管102镜像给所述第二PMOS管105，再通过所述第三NMOS管106镜像给所述第二NMOS管104和所述第四NMOS管107，产生电流IOUT。