[实用新型]基于FPGA的阶乘计算实验装置

说明书

技术领域

本实用新型属于阶乘计算设备或装置技术领域，具体涉及到基于FPGA的阶乘计算实验装置。

背景技术

目前，学生实践中经常用到的阶乘计算实验装置存在以下不足：

1.电路复杂，连线较多，集成度不够，控制不方便；

2.不具有多种通信接口及网络连接和管理能力；

3.阶乘计算的实现方式是由软件程序实现；

4.不能锻炼学生综合分析、解决问题的能力。

发明内容

本实用新型所要解决的技术问题在于克服上述的阶乘计算实验装置的不足，提供一种电路简单、集成度高、外围元件少、设计合理的基于FPGA的阶乘计算实验装置。

解决上述技术问题所采用的技术方案是:它具有对系统进行控制的控制电路；通信电路，该电路与控制电路相连；显示电路，该电路与控制电路相连。

控制电路为：集成电路U5的R5脚、P5脚、N5脚、N6脚、P6脚、R6脚、R7脚、P7脚、T8脚、M8脚接通信电路，集成电路U5的P10脚、R11脚、N11脚、N12脚、M9脚、M11脚、M12脚、P12脚、R12脚、T13脚接显示电路，集成电路U5的G1脚接晶振Y1的4脚，集成电路U5的H14脚、H15脚、J14脚、J15脚、J3脚、J2脚、K4脚、H2脚、J4脚、H4脚、H3脚、J13脚、K13脚接连接器J5的14脚～2脚，集成电路U5的T10脚、T7脚、K9脚、K7脚、J10脚、J8脚、H9脚、H7脚、G10脚、G8脚、A10脚、A7脚、H6脚、H11脚接1.5V电源，集成电路U5的C1脚、G6脚、P1脚、F10脚、F7脚、A3脚、A14脚、P16脚、C16脚、K11脚、T3脚、T14脚、L10脚、L7脚接3V电源，集成电路U5的J11脚、J12脚、J5脚、J6脚、J7脚、J9脚、K6脚、K8脚、K10脚、L6脚、L8脚、L11脚、T1脚、T5脚、T12脚、 T16脚、A1脚、A5脚、A12脚、A16脚、F6脚、F8脚、F9脚、F11脚、G7脚、G9脚、G11脚、H8脚、H10脚接地，连接器J5的1脚接地，晶振Y1的1脚接3V电源、3脚接地；集成电路U5的型号为EP1C6F256C7，晶振Y1的型号为JHY50M。

本实用新型采用集成电路U5作为FPGA芯片，由集成电路U5产生显示控制逻辑和通信控制逻辑，驱动显示电路和通信电路工作，该装置电路简单、集成度高、外围元件少，可应用于实验室阶乘计算实验装置。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中控制电路和显示电路的电子线路原理图。

图3是图1中通信电路的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型的基于FPGA的阶乘计算实验装置由控制电路、显示电路、通信电路连接构成，显示电路与控制电路相连，通信电路与控制电路相连。

在图2中，本实施例的控制电路由集成电路U5、晶振Y1、连接器J5连接构成，集成电路U5的型号为EP1C6F256C7，晶振Y1的型号为JHY50M。集成电路U5的R5脚、P5脚、N5脚、N6脚、P6脚、R6脚、R7脚、P7脚、T8脚、M8脚接通信电路，集成电路U5的P10脚、R11脚、N11脚、N12脚、M9脚、M11脚、M12脚、P12脚、R12脚、T13脚接显示电路，集成电路U5的G1脚接晶振Y1的4脚，集成电路U5的H14脚、H15脚、J14脚、J15脚、J3脚、J2脚、K4脚、H2脚、J4脚、H4脚、H3脚、J13脚、K13脚接连接器J5的14脚～2脚，集成电路U5的T10脚、T7脚、K9脚、K7脚、J10脚、J8脚、H9脚、H7脚、G10脚、G8脚、A10脚、A7脚、H6脚、H11脚接1.5V电源，集成电路U5的C1脚、G6脚、P1脚、F10脚、F7脚、A3脚、A14脚、P16脚、C16脚、K11脚、T3脚、T14脚、L10脚、L7脚接3V电源，集成电路U5的J11脚、J12脚、J5脚、J6脚、J7脚、J9脚、K6脚、K8脚、K10脚、L6脚、L8脚、L11脚、T1脚、T5脚、T12脚、T16脚、A1脚、A5脚、A12脚、A16脚、F6脚、F8脚、F9脚、F11脚、G7脚、G9脚、G11脚、H8脚、H10脚接地， 连接器J5的1脚接地，晶振Y1的1脚接3V电源、3脚接地。