[发明专利]一种可兼容高低速信号解调的射频信号解调电路

说明书

技术领域

本发明涉及信号解调技术，尤其涉及一种适用于RFID标签中可兼容高低速信号解调的射频信号解调电路。

背景技术

射频识别(Radio Frequency Identification，简称RFID)技术是一种非接触式的自动识别技术，它通过电磁波或电感祸合方式来传递信号，以完成对目标对象的自动识别。相较于条形码、磁卡、接触式IC卡等其它自动识别技术，RFID技术具有识别过程无须人工干预、可同时识别多个目标、信息存储量大、可工作于各种恶劣环境等优点，因此，RFID技术已经被广泛地应用于多个不同的领域中。而对于传统的射频识别系统，其通常可分为标签、阅读器和后端数据处理系统三个部分。

根据协议ISO-14443规定（如图1所示），标签芯片的解调需要兼容最低106Kbit,最高848Kbit的传输速率（图1中的f_c=13.56MHZ）。但是，当采用同一解调电路分别对高速信号和低速信号进行解调时，会出现高速信号解调后高速信号解调出来的脉宽比低速的窄很多，有时候甚至比时钟信号的脉宽还要窄，从而导致后续数字电路无法对该解调信号进行处理，出现误解调的情况，因此目前应用于标签芯片中的解调电路均无法仅采用一路解调电路便实现高低速信号的解调，这样则导致应用于标签芯片中的解调电路具有体积大、结构繁琐复杂、难以实现等缺点。

发明内容

为了解决上述技术问题，本发明的目的是提供一种结构简单且体积小的可兼容高低速信号解调的射频信号解调电路。

本发明所采用的技术方案是：一种可兼容高低速信号解调的射频信号解调电路，其包括射频信号解调模块以及脉宽调整处理模块，所述射频信号解调模块的输出端与脉宽调整处理模块的输入端连接。

进一步，所述脉宽调整处理模块包括非门、与门以及用于将射频信号解调模块输出的解调信号延迟至少3个时钟的延时电路，所述射频信号解调模块的输出端分别与延时电路的输入端和与门的一输入端连接，所述延时电路的输出端与非门的输入端连接，所述非门的输出端与与门的另一输入端连接。

进一步，所述延时电路包括至少3个D触发器，所述射频信号解调模块的输出端与所述至少3个D触发器中的第一个D触发器的信号输入端连接，所述至少3个D触发器中的最后一个D触发器的信号输出端与非门的输入端连接；

相邻两个D触发器中前一个D触发器的信号输出端与后一个D触发器的信号输入端连接。

进一步，所述延时电路包括第一D触发器、第二D触发器以及第三D触发器，所述射频信号解调模块的输出端与第一D触发器的信号输入端连接，所述第一D触发器的信号输出端与第二D触发器的信号输入端连接，所述第二D触发器的信号输出端与第三D触发器的信号输入端连接，所述第三D触发器的信号输出端与非门的输入端连接。

进一步，其还包括时钟提取模块，所述至少3个D触发器的时钟信号输入端均与时钟提取模块的输出端连接。

进一步，所述D触发器为上升沿触发的D触发器。

本发明的有益效果是：对于本发明的射频信号解调电路，其在射频信号解调模块的输出端连接有脉宽调整处理模块，因此，本发明的射频信号解调电路能够对解调模块输出的解调信号的脉宽做出调整处理，以得到一个固定脉冲宽度的解调信号，这样则能够消除高速信号解调后高速信号解调出来的脉宽比低速的窄很多，有时候甚至比时钟信号的脉宽还要窄的情况，使得无论是高速率的信号，还是低速率的信号，其解调后都可以得到理想的且适用于后续数字处理的脉冲宽度。由此可得，相较于传统的解调电路，本发明的射频信号解调电路具有兼容高低速信号解调、体积小、结构简单、易于设计实现等优点。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是协议规定的射频传输速率；

图2是标签芯片中模拟前端架构的结构示意图；

图3是本发明一种可兼容高低速信号解调的射频信号解调电路的结构框图；

图4是本发明一种可兼容高低速信号解调的射频信号解调电路中脉宽调整处理模块的一具体实施例结构示意图；

图5是本发明一种可兼容高低速信号解调的射频信号解调电路中延时电路的第一具体实施例电路示意图；

图6是本发明一种可兼容高低速信号解调的射频信号解调电路中延时电路的第二具体实施例电路示意图；

图7是本发明一种可兼容高低速信号解调的射频信号解调电路的信号处理效果示意图。

1、第一D触发器；2、第二D触发器；3、第三D触发器；4、非门；5、与门。