[发明专利]适用于工艺不敏感的自偏置单级差分运算放大器

说明书

技术领域

本发明涉及大规模集成电路，低压低功耗电路技术领域，包括自偏置，运算放大器，工艺不敏感等技术应用。具体讲涉及适用于工艺不敏感的自偏置单级差分运算放大器。

技术背景

低压低功耗宽带运算放大器的技术研究始终是低功耗模拟电路很活跃的研究领域。许多的跨导运算放大器的带宽增强技术可以广泛应用于便携式电子设备，例如：超宽带微波检测、宽带sigma_delta调制器、无线通信等设备中。由于传统的宽带放大器受到增益级的和补偿电容的限制，带宽和直流增益不能有很大的增强。在纳米数字CMOS电路中，随着工艺尺寸的减小，晶体管的运算速度提高，高摆幅和增益提高本征增益却受到极大的限制。一般来说采用工艺不敏感设计时候，电阻采用偏置在线性区的晶体管实现，但是这在低压设计中会受到限制(例如：供电电压VDD＜3×Vov+2×Vth)。

发明内容

为克服现有技术的不足，本发明旨在提供一种应用于工艺不敏感的自偏置单级差分运算放大器。该运算放大器电路可以在纳米工艺条件下提高放大器的增益和带宽，并具有更低的功耗。为此，本发明采取的技术方案是，适用于工艺不敏感的自偏置单级差分运算放大器，由一个增益级、一个共模反馈模块、电流负载模块和一个偏置电路组成；共模反馈模块由晶体管M0a、M0b、M3a、M3b构成，用于对增益级进行反馈，电流负载模块包括晶体管Ma1-Ma6、Mb1-Mb6，实现增益级正反馈；一个偏置电路用于给增益级提供偏置电压。

偏置电路由电流源Ibias、晶体管M5a-M7a、M5b-M7b构成，第五NMOS晶体管M5a的源极接第六NMOS晶体管M5b的漏极；第七NMOS晶体管M6a的源极接第八NMOS晶体管M6b的漏极；第五PMOS晶体管M7a的漏极接第六PMOS晶体管M7b的源极。

所述的放大器由第一至第十二PMOS晶体管M0a、M0b、M1a、M2a、M7a、M7b、Ma1、Ma3、Ma5、Mb1、Mb3、Mb5以及第一至第十四NMOS晶体管M1b、M2b、M3a、M3b、M5a、M5b、M6a、M6b、Ma2、Ma4、Ma6、Mb2、Mb4、Mb6共26个MOS晶体管构成；其中：

第一PMOS晶体管M0a的漏极接第二PMOS晶体管M0b的源极；第五PMOS晶体管M7a的漏极接第六PMOS晶体管M7b的源极；第三NMOS晶体管M3a的源极接第四NMOS晶体管M3b的漏极；第五NMOS晶体管M5a的源极接第六NMOS晶体管M5b的漏极；第七NMOS晶体管M6a的源极接第八NMOS晶体管M6b的漏极；

第一、第五、第七至第十二PMOS晶体管M0a、M7a、Ma1、Ma3、Ma5、Mb1、Mb3、Mb5的源极共同接供电电源VDD；除了第二、第六PMOS晶体管M0b、M7b外，其它PMOS晶体管M0a、M1a、M2a、M7a、Ma1、Ma3、Ma5、Mb1、Mb3、Mb5的衬底端和偏置电流源Ibias的上端接供电电源VDD；第二、第六PMOS晶体管M0b、M7b的衬底接偏置电压Vbp；第四、第六、第八、第九至第十四NMOS晶体管M3b、M5b、M6b、Ma2、Ma4、Ma6、Mb2、Mb4、Mb6的源极共同接地GND；除第三、第五、第七NMOS晶体管M3a、M5a、M6a外，第一、第二、第四、第六、第八至第十四NMOS晶体管M1b、M2b、M3b、M5b、M6b、Ma2、Ma4、Ma6、Mb2、Mb4、Mb6的衬底共同接地GND；第三、第五、第七NMOS晶体管M3a、M5a、M6a的衬底接偏置电压Vbn；

第一、第二PMOS晶体管M0a、M0b的栅极、第三、第四NMOS晶体管M3a、M3b的栅极共同接第一共模反馈电压Vcmfb；第二PMOS晶体管M0b的漏极接第三、第四PMOS晶体管M1a、M2a的源极；第三PMOS晶体管M1a的栅极、第一NMOS晶体管M1b的栅极共同接输入端Vn；第四PMOS晶体管M2a的栅极、第二NMOS晶体管M2b的栅极共同接输入端Vp；第一、第二NMOS晶体管M1b、M2b的源极接第三NMOS晶体管M3a的漏极；第三PMOS晶体管M1a的漏极接第一NMOS晶体管M1b的漏极；第四PMOS晶体管M2a的漏极接第二NMOS晶体管M2b的漏极；

第五、第六PMOS晶体管M7a、M7b的栅极共同接第六PMOS晶体管M7b的漏极和第七NMOS晶体管M6a的漏极；第五至第八NMOS晶体管M5a、M5b、M6a、M6b的栅极共同接第五NMOS晶体管M5a的漏极和偏置电流源Ibias的下端；