[发明专利]操作补偿延迟的仿真器的方法及用于执行该方法的装置

说明书

提供了操作补偿延迟的仿真器的方法及用于执行该方法的装置。该仿真器包括：存储器，用于存储第一网表、时序库和标准寄生交换格式(SPEF)文件；处理器，被配置为补偿延迟以使数字和模拟信号同步。该处理器包括：延迟计算器模块，用于利用第一网表、时序库和标准寄生交换格式(SPEF)文件生成上升时间和下降时间中的一个时间以及标准延迟格式(SDF)文件；SDF文件转换器模块，用于利用上升时间和下降时间中的所述一个时间调整包括在SDF文件中的互连延迟描述以补偿延迟；以及数字仿真器模块，用于根据补偿后的互连延迟描述利用第一驱动单元生成事件。

向2014年10月21日在韩国知识产权局提交的第10-2014-0142459号韩国专利申请做出对优先权的要求，该韩国专利申请的全部内容通过引用包含于此。

技术领域

发明构思的实施例涉及一种操作仿真器的方法，更具体地讲，涉及一种操作仿真器的方法和用于执行该方法的仿真装置，其中，该仿真器能够通过对包括在标准延迟格式(SDF)文件中的互连延迟描述进行补偿而使数字信号与模拟信号同步。

背景技术

电子设计自动化(EDA)是一种设计和生产从印刷电路板(PCB)到内嵌电路的各种电子装置的技术。EDA的混合信号仿真工具通常用于验证诸如半导体存储器或片上系统(SoC)的半导体设计。

混合信号仿真器可包括用于数字域的Verilog仿真器和用于模拟域的集成电路增强仿真程序(SPICE)。Verilog仿真器和SPICE用于数模(D/A)信号转换和模数(A/D)信号转换。然而，当数字域和模拟域彼此连接时，D/A信号转换或A/D信号转换会导致时序误差。这样的时序误差会降低数字建模或模拟建模的准确度。

发明内容

根据发明构思的各种实施例，提供了一种用于使数字信号和模拟信号同步而在补偿来自数模信号转换和模数信号转换中的至少一种转换的延迟期间操作仿真器的方法。该方法包括以下步骤：利用第一网表、时序库和标准寄生交换格式(SPEF)文件生成上升时间和下降时间中的一个时间以及标准延迟格式(SDF)文件；利用上升时间和下降时间中的所述一个时间来调整包括在SDF文件中的互连延迟描述以补偿延迟；根据补偿后的互连延迟描述利用第一驱动单元生成事件。

第一网表可以是Verilog网表。可以在电气和电子工程师协会(IEEE)标准1497中定义SDF文件。

互连延迟描述可以包括连接到第一驱动单元的输入端子和输出端子当中的至少一个端子的至少一个互连的延迟。

该方法还可以包括：使用接口仿真器利用上升时间和下降时间中的所述一个时间以及事件生成模拟信号；以及使用模拟仿真器利用模拟信号驱动第一被驱动单元。生成的模拟信号可以反映与事件对应的上升时间和下降时间中的所述一个时间。模拟仿真器是集成电路增强仿真程序(SPICE)。

可以基于上升时间和下降时间中的所述一个时间与互连延迟描述之间的差来调整互连延迟描述。可以基于等式A＝C-B/2来调整互连延迟描述，其中，A是调整后的互连延迟描述，C是互连延迟描述，B是上升时间和下降时间中的所述一个时间。

可以由电气和电子工程师协会(IEEE)标准1481-1999的至少一部分来支持SPEF文件。

该方法还可以包括：利用第一网表和时序库生成有效电容负载；利用第二网表和有效电容负载生成新网表；以及根据新网表利用第二驱动单元生成反映有效电容负载的模拟信号。