[发明专利]一种采用内插结构的DDS任意波形发生器和方法

说明书

技术领域

本申请涉及信号处理领域，具体涉及一种采用内插结构的DDS任意波形发生器和方法。

背景技术

目前的任意波形发生器普遍采用DDS(DirectDigitalSynthesis，直接数字合成)技术来产生波形。与传统的模拟频率合成技术相比，DDS技术具有低成本、低功耗、高分辨率和快速转换时间等优点，其被广泛使用在电信与电子仪器领域，是实现设备数字化的一个关键技术。

如图1所示，为现有技术方案中使用DDS技术产生波形的发生器，其包括参考时钟单元1、DDS电路单元2、数模转换器3和重构滤波器4。参考时钟单元1提供频率为f_CLOCK的时钟信号，DDS电路单元2使用上述速度的时钟f_CLOCK产生需要输出的数字波形，然后数模转换器3使用相同速度的采样时钟(频率为f_C)将此数字波形转换为模拟波形，最后使用重构滤波器4对数模转换器3输出的模拟波形进行滤波，将其中的镜像频率滤除，从而获得期望的输出波形。

现有技术存在如下缺点：

1、波形发生器的信号带宽受数模转换器的采样率限制，一般带宽只能做到数模转换器采样速率的40％左右。

2、数模转换器本身由于其非理想特性，在进行数模转换过程中还会产生一些采样时钟和输出信号之间的交调杂散信号，其中一部分交调杂散信号可能会落在重构滤波器的通带范围内，从而恶化模数转换器输出的杂散性能。

发明内容

为解决上述问题，本申请提供一种采用内插结构的DDS任意波形发生器和方法。

根据本申请的第一方面，本申请提供一种采用内插结构的DDS任意波形发生器，包括：

第一时钟单元，用于提供频率为f_CLOCK的第一时钟信号；

DDS电路单元，与所述第一时钟单元相连，用于根据第一时钟信号产生需要输出的数字波形信号；

内插单元，与所述DDS电路单元相连，所述内插单元的内插倍数为I，用于对DDS电路单元输出的数字波形信号进行内插处理后输出；

第二时钟单元，用于提供频率为I*f_CLOCK的第二时钟信号；

数模转换器，与所述内插单元、第二时钟单元相连，用于以第二时钟信号作为采样时钟信号将所述内插单元输出的数字波形信号转换为模拟波形信号；

重构滤波器，与所述数模转换器相连，用于对所述数模转换器输出的模拟波形信号进行滤波，以输出期望的模拟波形信号。

根据本申请的第二方面，本申请提供一种采用内插结构的DDS任意波形发生方法，包括：

第一时钟信号产生步骤：提供频率为f_CLOCK的第一时钟信号；

数字波形产生步骤：根据所述频率为f_CLOCK的第一时钟信号进行直接数字频率合成来产生需要输出的数字波形信号；

内插步骤：对所述数字波形产生步骤中输出的数字波形信号进行I倍内插处理后输出；

第二时钟信号产生步骤：提供频率为I*f_CLOCK的第二时钟信号；

数模转换步骤：以第二时钟信号作为采样时钟信号将所述内插步骤输出的数字波形信号转换为模拟波形信号；

重构滤波步骤：对所述数模转换步骤输出的模拟波形信号进行滤波，以输出期望的模拟波形信号。

本申请的有益效果是：

依上述实施例的采用内插结构的DDS任意波形发生器和方法，由于对直接数字频率合成来产生的数字波形信号进行数模转换前，先进行内插处理，使得之后再进行的数模转换的采样速率得到大大提高，从而降低了重构滤波器的设计难度，提高了输出的波形信号的带宽，使其在通带内也可以获得较好的平坦度，同时还可以改善信号的输出杂散性能。

附图说明

图1为现有技术的DDS任意波形发生器的结构示意图；

图2为本申请一种实施例的采用内插结构的DDS任意波形发生器的结构示意图；

图3为本申请另一种实施例的采用内插结构的DDS任意波形发生器的结构示意图；

图4为本申请一种实施例的采用内插结构的DDS任意波形发生方法的流程示意图；

图5为本申请另一种实施例的采用内插结构的DDS任意波形发生方法的流程示意图；

图6为现有技术的DDS任意波形发生器中的数模转换器输出频谱和重构滤波器的理想频率响应的一种示意图；