[发明专利]一种GOA电路及液晶显示器

权利要求书

1.一种GOA电路，用于液晶显示器，其特征在于，所述GOA电路包括级联的多个GOA单元，其中，第N级GOA单元包括：上拉控制模块、下传模块、上拉模块、下拉维持模块和漏电控制模块；

所述上拉控制模块包括第一晶体管，所述第一晶体管的栅极与第N-1级下传信号连接，所述第一晶体管的漏极与第一漏电控制信号连接，所述第一晶体管的源极与第N级栅极信号连接；

所述下传模块包括第二晶体管，所述第二晶体管的栅极与第N级栅极信号连接，所述第二晶体管的漏极与第N条时钟信号线连接，所述第二晶体管的源极输出第N级下传信号；

所述上拉模块包括第三晶体管，所述第三晶体管的栅极与第N级栅极信号连接，所述第三晶体管的漏极与第N条时钟信号线连接，所述第三晶体管的源极输出第N级扫描信号；

所述下拉维持模块包括第五晶体管和第八晶体管，所述第五晶体管的栅极与第N级公共信号连接，所述第五晶体管的漏极与第N级下传信号连接，所述第五晶体管的源极与第一直流低电压连接，所述第八晶体管的栅极与第N级公共信号连接，所述第八晶体管的源极与所述第一直流低电压连接，所述第八晶体管的漏极与第N级栅极信号连接；

所述漏电控制模块串接于第N级栅极信号与所述第八晶体管之间和/或第N级下传信号与所述第五晶体管之间，用于在第N级扫描信号有效期间，通过第二漏电控制信号阻断第N级栅极信号经所述第八晶体管的漏电途径和/或第N级下传信号经所述第五晶体管的漏电途径。

2.根据权利要求1所述的GOA电路，其特征在于，所述漏电控制模块包括第四晶体管和第七晶体管，所述第四晶体管的栅极与所述第二漏电控制信号连接，所述第四晶体管的漏极与直流信号源连接，所述第四晶体管的源极与所述第八晶体管的漏极连接，所述第七晶体管串接于第N级栅极信号和所述第八晶体管的漏极之间，所述第七晶体管的栅极与所述第N级公共信号连接，所述第七晶体管的漏极与第N级栅极信号连接，所述第七晶体管的源极与所述第八晶体管的漏极连接，以在第N级扫描信号有效期间阻断第N级栅极信号经所述第八晶体管的漏电途径。

3.根据权利要求2所述的GOA电路，其特征在于，所述第二漏电控制信号为第N级下传信号。

4.根据权利要求2所述的GOA电路，其特征在于，所述第二漏电控制信号为第N-1级栅极信号。

5.根据权利要求2所述的GOA电路，其特征在于，所述漏电控制模块进一步包括第六晶体管，所述第六晶体管串接于第N级下传信号和所述第五晶体管的漏极之间，所述第六晶体管的栅极与所述第N级公共信号连接，所述第六晶体管的漏极与第N级下传信号连接，所述第六晶体管的源极与所述第五晶体管的漏极、所述第四晶体管的源极连接，以在第N级扫描信号有效期间阻断第N级下传信号经所述第五晶体管的漏电途径。

6.根据权利要求1所述的GOA电路，其特征在于，所述第一漏电控制信号为第N-1级栅极信号，以在第N级扫描信号有效期间阻断第N级栅极信号经所述第一晶体管的漏电途径。

7.根据权利要求1所述的GOA电路，其特征在于，第N级GOA单元进一步包括下拉模块，所述下拉模块包括第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管，所述第九晶体管的栅极与第N级下传信号连接，所述第九晶体管的源极与第二直流低电压连接，所述第九晶体管的漏极与第N级公共信号连接，所述第十晶体管的栅极与第N-1级下传信号连接，所述第十晶体管的源极与所述第二直流低电压连接，所述第十晶体管的漏极与第N级公共信号连接，所述第十一晶体管的栅极与第N-1级下传信号连接，所述第十一晶体管的源极与所述第二直流低电压连接，所述第十一晶体管的漏极与所述第十二晶体管的源极连接，所述第十二晶体管的栅极与第N-1条时钟信号线连接，所述第十二晶体管的漏极与所述第十三晶体管的栅极、所述第十四晶体管的源极连接，所述第十三晶体管的源极与所述第N级公共信号连接，所述第十三晶体管、第十四晶体管的漏极与所述直流信号源连接，所述第十四晶体管的栅极与第N+2条时钟信号线连接。

8.根据权利要求7所述的GOA电路，其特征在于，所述第一直流低电压的电位小于所述第二直流低电压的电位，第N-1级、第N级下传信号的低电位小于所述第二直流低电压的电位，以在N级扫描信号无效期间阻断第N级公共信号经所述第九晶体管、第十晶体管、第十一晶体管的漏电途径。