[发明专利]一种M序列并行产生方法和装置

权利要求书

1.一种M序列并行产生方法，其特征在于，包括下列步骤：

1)获取M序列的递推公式x(n+r)＝c_qx(n+q)^…^c₁x(n+1)^x₁(n)，确定并行度w，输入初始的M序列位作为初始的已知M序列位集合；其中，r是生成多项式阶数，c_q是生成多项式中每一项的系数，且c_q∈{0,1}，N是所要生成的M序列的长度，其中生成多项式各项之间“^”表示“模2加”操作,q等于系数为1的最高幂次项对应的序号；

2)从已知M序列位集合中同步读取w组已知M序列位作为输入数据，根据递推公式同步进行w路递推计算，得到原先未知的w个M序列位；其中，一组已知M序列位对应于一路递推计算的所述递推公式中等号右侧的各个幂次项；

3)将步骤2)所计算出的w个M序列位加入已知M序列位集合，并将这w个M序列位同步输出，然后重新执行步骤2)以计算出下一组的w个未知的M序列位。

2.根据权利要求1所述的M序列并行产生方法，其特征在于，所述步骤1)中，所述并行度w不大于最大并行度P＝r-q，其中r表示所述递推公式的阶数，q表示递推公式的右侧最高幂次项的序号。

3.根据权利要求2所述的M序列并行产生方法，其特征在于，所述步骤1)中，所述M序列为LTE协议中的第一M序列或者LTE协议中的第二M序列。

4.一种用于实现权利要求1所述M序列并行产生方法的M序列并行产生装置，其中，M序列的所述递推公式的阶数为r，所述递推公式中等号右侧的最高幂次项的序号为q，则所述M序列并行产生装置包括分别记为0～r-1号寄存器的r个寄存器，以及分别记0～w-1号递推运算单元的w个递推运算单元，其中w不大于最大并行度P＝r-q，且r、q、w均为自然数；

其中，每个寄存器均包括输出端、输入端和时钟端；所对应幂次项系数不为0的第i～i+q号寄存器的输出端与第i号寄存器的输出端同时接入到第i号递推运算单元的输入端，第i号递推运算单元用于完成第i路递推公式的运算，且第i号递推运算单元的输出端连接第i+r-w号寄存器的输入端，形成第一组反馈连线，其中i是0至w-1的整数枚举；

第j+w号寄存器的输出端连接第j号寄存器的输入端，形成第二组反馈连线，其中j是0至r-w-1的整数枚举。

5.根据权利要求4所述的M序列并行产生装置，其特征在于，所述0～w-1号寄存器的输出端作为M序列位的输出端。

6.根据权利要求5所述的M序列并行产生装置，其特征在于，所述0～w-1号寄存器每个周期并行输出w位M序列码。

7.一种M序列并行产生方法，所述M序列并行产生方法基于具有SIMD结构的向量DSP实现；

其中，M序列的递推公式x(n+r)＝c_qx(n+q)^…^c₁x(n+1)^x₁(n)的阶数为r，所述递推公式中等号右侧的最高幂次项的序号为q，则DSP中向量指令的向量长度为w，w不大于最大并行度P＝r-q，其中，r、q、w均为自然数；

其中，r是生成多项式阶数，c_q是生成多项式中每一项的系数，且c_q∈{0,1}，N是所要生成的M序列的长度，其中生成多项式各项之间“^”表示“模2加”操作,q等于系数为1的最高幂次项对应的序号；

所述M序列并行产生方法包括下列步骤：

1)通过多次向量读取指令分别从内存中读取w组已知M序列位至至少两个读入数据向量寄存器，其中，每个所述读入数据向量寄存器接收w个已知M序列位；

2)然后通过向量异或操作指令对所述的至少两个读入数据向量寄存器中的数据进行异或操作得到w个新M序列位，并将向量异或操作结果写入输出数据向量寄存器；

3)通过向量存储指令将输出数据向量寄存器的数据缓存至内存中的相应位置，然后返回步骤1)，开始进行下一组M序列位的计算。