[发明专利]一种动态过采样模/数转换器及其设计方法

说明书

一种动态过采样模/数转换器及其设计方法，涉及模/数转换器。这动态过采样模/数转换器设有数字控制模块和高低阶SINC滤波器模块，数字控制模块外接监测系统输出端，高低阶SINC滤波器模块输入端外接模拟Σ‑Δ调制器的高速率低精度位流输出端；高低阶SINC滤波器模块的控制信号输入端接数字控制模块的使能快速恢复控制信号输出端，低速率高精度数字信号输出端输出低速率高精度数字信号。利用低阶SINC滤波器建立时间短的特点，将低阶和高阶SINC滤波器结合，在系统参数改变时，最先输出的几个数据由较低阶SINC滤波器按阶数由低到高依次输出，有效缩短数字滤波器建立时间，实现快速恢复的Σ‑Δ过采样模/数转换器。

技术领域

本发明涉及模/数转换器，特别是涉及Σ-Δ过采样模/数转换器(ADC)，具体为Σ-ΔADC中的数字滤波器的电路设计方法，该数字滤波器用于滤除前端模拟Σ-Δ调制器输出信号中所包含的高频量化噪声，同时对输出信号进行降频。

背景技术

Σ-ΔADC采用过采样和噪声整形技术大大提高了模/数转换器的信噪比，而且它不要求高精度的模拟元件匹配和高性能的前端抗混叠滤波器，可以采用标准CMOS工艺与其它数字电路模块集成，提高了芯片的集成度。Σ-ΔADC主要由前端的模拟Σ-Δ调制器和后端的数字降频滤波器构成，降频滤波器通常采用数字SINC滤波器。为了实现更高的精度，通常会采用高阶的模拟Σ-Δ调制器和搭配高阶的SINC滤波器，国外主要高精度Σ-ΔADC厂家代表性产品如表1所示。

表1

由于采用了高阶的SINC滤波器，模/数转换需要更多的输出数据周期T_OWR以满足SINC滤波器的建立时间要求。假设SINC滤波器的阶数为四阶，且输出数据周期为100mS(10Hz)，则当芯片上电、芯片从掉电模式进入工作模式、输出数据速率改变、输入通道切换或通道增益改变时，ADC芯片需要400mS的建立时间才会输出第一个有效转换数据。

随着Σ-Δ过采样模/数转换器的应用越来越广，特别是在手机和移动设备上的应用，其输出数据建立时间长的缺点，很大程度上影响了整个系统使用时的待机时间，对于系统待机功耗要求比较高的应用场合十分不利。如在计量称重市场，为了降低系统待机功耗，通常会在待机状态时令ADC芯片和传感器间歇性的进入掉电模式、工作模式。对于同样的待机状态称重响应速度，系统处在掉电模式的时间越长，处在工作模式的时间越短，即系统进入工作模式后ADC芯片越快输出有效转换数据，则系统待机功耗越低。以1s响应时间为例，由于系统进入工作模式后需要等待400mS才能对重量进行判断，所以系统处于掉电模式的时间最多为600mS。若能加快SINC滤波器的建立时间，如只需等待200mS，甚至100mS，则同样的响应速度，系统待机功耗可以节约2倍，甚至4倍。

高阶SINC滤波器与低阶SINC滤波器相比，虽然具有更宽的陷波宽度、更强的陷波频率抑制和更大的阻带衰减，特别是当输出数据速率比较高(超过1KHz)时能提供更高的精度，但需要更长的建立时间。而对于低输出数据速率，低阶SINC滤波器能提供与高阶SINC滤波器相似的均方根噪声性能和精度，且只需较短的建立时间。所以可以在系统参数改变时，利用低阶SINC滤波器建立时间短的特点，通过动态调整数字滤波器的阶数实现快速恢复的过采样模/数转换器，以用于对系统待机功耗要求比较高的场合。

发明内容

本发明的目的在于提供一种动态过采样模/数转换器及其设计方法。

所述这动态过采样模/数转换器设有：

数字控制模块，数字控制模块用于监测系统参数，所述系统参数包括但不限于上电复位和掉电使能、输出数据速率、输入通道、通道增益等，作为使能快速恢复的控制信号；

高低阶SINC滤波器模块，高低阶SINC滤波器模块用于将前端模拟Σ-Δ调制器输出的高速率低精度位流转换成低速率高精度数字信号输出；