[发明专利]一种超大规模集成电路门级网表仿真的加速方法

权利要求书

1.一种超大规模集成电路门级网表仿真的加速方法，其特征在于，包括以下步骤：

步骤1，对集成电路各个模块的验证程序进行单独设计，并筛选有效的寄存器进行配置，形成精简的仿真激励；

步骤2，对寄存器进行配置，利用精简的仿真激励，对SOC的RTL级代码进行仿真验证，设置关键寄存器和关键时间点，获取并保存关键寄存器在关键时间点的输出值；

步骤3，依据保存的关键寄存器在关键时间点的输出值，筛选出输出值与初始值不同的关键寄存器；

步骤4，门级网表仿真运行开始后，在集成电路对应模块完成复位之后并在工作之前的时间内，利用获取的关键寄存器的输出值的对步骤3中筛选的关键寄存器进行赋值，然后继续进行门级网表仿真工作。

2.如权利要求1所述的一种超大规模集成电路门级网表仿真的加速方法，其特征在于，步骤2中所述的关键寄存器是电路各个模块的功能配置寄存器；所述的关键时间点是电路各个模块的功能配置寄存器配置完毕的时刻。

3.如权利要求1或2所述的一种超大规模集成电路门级网表仿真的加速方法，其特征在于，步骤3中筛选出输出值与初始值不同的关键寄存器后，根据门级网表的命名规则，将所述的关键寄存器的每一位输出值赋值为非初始化值。

4.如权利要求3的一种超大规模集成电路门级网表仿真的加速方法，其特征在于，步骤2中关键寄存器输出值成功获取后，后续各种基于该状态进行仿真验证的工作开始后，在集成电路对应模块完成复位之后并在工作之前的时间内，利用获取的关键寄存器的输出值的对相应的寄存器进行赋值，代替寄存器配置过程。