[发明专利]DC/DC转换器

说明书

提供一种DC/DC转换器，在小负载时的逆流电流产生时，能够从持续截止输出晶体管的状态立即恢复到通常动作。在具有脉动生成电路、平滑电路和输出导通时间信号的计时电路的导通计时电路中，具有：逻辑电路，其检测逆流电流产生的前兆；以及开关电路，其根据逻辑电路的检测信号，维持脉动生成电路的输出电压，或者控制在规定的电压。

技术领域

本发明涉及转换直流电压的DC/DC转换器，涉及具有计时电路的DC/DC转换器。

背景技术

对现有的DC/DC转换器进行说明。图11是示出现有的DC/DC转换器的电路图。

现有的DC/DC转换器具有：比较器504、RS-FF电路113、驱动电路110、参考电压生成电路503、计时电路501、作为输出晶体管的NMOS晶体管108、NMOS晶体管109、电容器107、线圈106、电阻103、104、502、接地端子100、输出端子102以及电源端子101。

比较器504的反相输入端子被输入对输出端子102的输出电压Vout进行分压而得到的分压电压VFB，同相输入端子被输入参考电压，该参考电压附加了电源电压、依赖于输出电压Vout的脉动电压、按照规定的斜率变化的倾斜电压，比较器504输出与比较结果对应的信号。在分压电压VFB比参考电压高时，向RS-FF电路113的置位端子输出低电平信号，在分压电压VFB比参考电压低时，向RS-FF电路113的置位端子输出高电平信号。从计时电路501输出的信号被提供给RS-FF电路113的复位端子，根据比较器504的输出信号与计时电路501的输出信号，从RS-FF电路113的Q端子将输出信号输出。驱动电路110接受RS-FF电路113的信号而控制NMOS晶体管108、109的导通/截止，从输出端子102产生输出电压Vout(例如参照专利文献1)。

专利文献1：日本特开2011-182533号公报

但是，现有的DC/DC转换器存在如下的课题：在小负载时，在输出电压上升时，为了降低输出电压而持续进行使输出晶体管截止的控制时，输出电压降低，在恢复到通常动作时，计时电路没有得到规定的导通时间，恢复到通常动作需要花费时间。并且，存在如下的课题：与通常的连续模式控制时相比，在小负载时产生较大的脉动。

发明内容

本发明是鉴于上述课题而完成的，提供一种DC/DC转换器，即使在小负载时输出电压上升，持续进行使输出晶体管截止的控制，也能立刻恢复到通常动作。

为了解决现有的课题，本发明的DC/DC转换器采用以下这样的结构。

在具有脉动生成电路、平滑电路和输出导通时间信号的计时电路的导通计时电路中，具有：逻辑电路，其检测产生逆流电流的前兆；以及开关电路，其根据逻辑电路的检测信号，维持脉动生成电路的输出电压，或者控制在规定的电压。

发明效果

本发明的DC/DC转换器实现如下效果：能够通过在暂停状态中维持脉动生成电路的输出电压，或者控制在规定的电压，从暂停状态顺利地恢复到通常动作。

附图说明

图1是示出本实施方式的DC/DC转换器的一例的电路图。

图2是示出本实施方式的DC/DC转换器的导通计时电路的一例的电路图。

图3是示出本实施方式的DC/DC转换器的比较器的结构例的电路图。

图4是示出本实施方式的DC/DC转换器的动作的时序图。

图5是示出本实施方式的DC/DC转换器的另一例的电路图。

图6是示出本实施方式的DC/DC转换器的导通计时电路的另一例的电路图。

图7是示出本实施方式的DC/DC转换器的导通计时电路的另一例的电路图。