[发明专利]移位寄存器单元、移位寄存器、显示面板及显示装置

权利要求书

1.一种移位寄存器单元，能够通过级联方式形成移位寄存器，所述移位寄存器单元包括一自举电容，所述自举电容连接于本级驱动输出节点和上拉节点之间，其特征在于，所述移位寄存器单元还包括：

第一低电平信号输入端，用于接收第一低电平信号；

源、漏极分别连接到所述第一低电平信号输入端和所述上拉节点的放电薄膜晶体管；

第一放电控制单元，与所述放电薄膜晶体管的栅极连接，用于在第一时间和第二时间之间输出第一控制信号到所述放电薄膜晶体管的栅极，使得所述放电薄膜晶体管处于导通状态，以将所述第一低电平信号输出到所述上拉节点，对所述上拉节点进行放电；

所述第一时间为所述移位寄存器处理完第一帧的结束时间，所述第二时间为所述移位寄存器处理与所述第一帧相邻的第二帧的开始时间。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述放电薄膜晶体管为：

第一复位薄膜晶体管，所述第一复位薄膜晶体管的栅极还与复位信号输入端连接；或

下拉薄膜晶体管，所述下拉薄膜晶体管的栅极还与下拉节点连接。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一放电控制单元包括：

第一控制信号输入端，用于在第一时间和第二时间之间接收第一控制信号；

栅极连接所述第一控制信号输入端，源、漏极分别连接到所述第一控制信号输入端和所述放电薄膜晶体管的栅极的控制薄膜晶体管。

4.根据权利要求2所述的移位寄存器单元，其特征在于，还包括：

第一下拉节点电位控制单元，用于在上拉节点处于高电平时控制所述下拉节点处于低电平；

第二下拉节点电位控制单元，用于在本级驱动输出节点输出高电平后控制所述下拉节点处于高电平；

所述第一下拉节点电位控制单元包括：

栅极连接输入所述上拉节点，源、漏极分别连接到所述下拉节点和所述第一低电平信号输入端的薄膜晶体管；

栅极连接输入信号输入端，源、漏极分别连接到所述下拉节点和所述第一低电平信号输入端的薄膜晶体管；

所述第二下拉节点电位控制单元包括：

下拉节点控制信号输入端，用于接收第一下拉节点控制信号，本级驱动输出节点输出高电平后，所述第一下拉节点控制信号为高电平；

栅极连接所述下拉节点控制信号输入端，源、漏极分别连接到所述下拉节点控制信号输入端和所述下拉节点的薄膜晶体管。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述下拉节点控制信号为高电平信号和低电平信号交错形成的信号。

6.根据权利要求4所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

驱动信号输入端，用于接收栅极驱动信号；

栅极连接所述上拉节点，源、漏极分别连接到所述驱动信号输入端和本级驱动输出节点的薄膜晶体管；

所述第一下拉节点电位控制单元还包括：

栅极连接栅极驱动信号输入端，源、漏极分别连接到所述下拉节点和所述第一低电平信号输入端的薄膜晶体管；

所述栅极驱动信号为所述下拉节点控制信号的反相信号。

7.根据权利要求1-5中任意一项所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

驱动信号输入端，用于接收栅极驱动信号；

栅极连接所述上拉节点，源、漏极分别连接到所述驱动信号输入端和本级驱动输出节点的薄膜晶体管；

栅极连接复位信号输入端，源、漏极分别连接到所述第一低电平信号输入端和所述上拉节点的第一复位薄膜晶体管；

栅极连接所述复位信号输入端，源、漏极分别连接到所述本级驱动输出节点和第二低电平信号输入端的第二复位薄膜晶体管；

所述第一低电平信号输入端输出的第一低电平信号的电压值小于所述第二低电平信号输入端输出的第二低电平信号的电压值。

8.根据权利要求7所述的移位寄存器单元，其特征在于，还包括：

栅极连接下拉节点，源、漏极分别连接到所述本级驱动输出节点和第二低电平信号输入端的薄膜晶体管；和/或

栅极连接下拉节点控制信号输入端，源、漏极分别连接到所述本级驱动输出节点和第二低电平信号输入端的薄膜晶体管；

本级驱动输出节点输出高电平后，所述下拉节点控制信号输入端输入高电平。