[发明专利]用于识别集成电路的供电电压误差的方法

权利要求书

1.一种用于识别集成电路（300）的供电电压误差的方法，

其中逻辑电路（100a、100b）由供电电压（200）供电，

其中监控表征所述逻辑电路（100a、100b）的门运行时间的值并且当表征所述逻辑电路（100a、100b）的门运行时间的值低于下阈值（P_min）和/或超过上阈值（P_max）时，确定供电电压误差，

其中在所述逻辑电路（100a、100b）的多个串联连接的逻辑门（101）的输出端上产生的信号模式中的模式中断（104）的位置作为表征所述逻辑电路（100a、100b）的门运行时间的值被监控。

2.根据权利要求1所述的方法，其中所述下阈值（P_min）和/或所述上阈值（P_max）根据所述逻辑电路（100a、100b）的温度（T）来预先给定。

3.根据权利要求1或2所述的方法，其中所述下阈值（P_min）和/或所述上阈值（P_max）根据所述供电电压（200）的标称值（U₀）来预先给定。

4.根据权利要求1或2所述的方法，其中所述下阈值（P_min）和/或所述上阈值（P_max）在持续运行中被确定。

5.根据权利要求4所述的方法，其中所述下阈值（P_min）和/或所述上阈值（P_max）根据表征所述逻辑电路（100a、100b）的门运行时间的值来预先给定。

6.根据权利要求1或2所述的方法，其中非门被用作逻辑门（101）。

7.根据权利要求1或2所述的方法，其中为了监控表征所述逻辑电路（100a、100b）的门运行时间的值，在所述多个串联连接的逻辑门（101）的输出端上产生的信号模式被采样。

8.根据权利要求1或2所述的方法，其中测量信号（CLK）的第一类型的信号边沿的运行时间通过所述逻辑电路（100a、100b）作为表征多个串联连接的逻辑门（101）的门运行时间的值被监控，并且其中对在所述多个串联连接的逻辑门的输出端上产生的信号模式的采样通过所述测量信号的第二类型的信号边沿来触发。

9.根据权利要求1或2所述的方法，其中在所述多个串联连接的逻辑门（101）的输出端上产生的信号模式为了采样而被存储在多个触发器（102）中。

10.根据权利要求1或2所述的方法，其中所述集成电路（300）包括微控制器、ASIC或FPGA。

11.根据权利要求1或2所述的方法，其中当确定所述供电电压误差时，将所述集成电路（300）复位。

12.根据权利要求1或2所述的方法，其中所述逻辑电路（100a、100b）是所述集成电路（300）的部分。

13.根据权利要求1或2所述的方法，其中所述集成电路（300）是用于机动车的控制设备的部分。

14.一种计算单元，其被设立用于执行根据上述权利要求之一所述的方法。

15.一种机器可读的存储介质，其具有存储于其上的计算机程序，所述计算机程序在其在计算单元上被实施时执行根据权利要求1至13之一所述的方法。