[发明专利]ADC的自适应滤波数字校准电路和方法

说明书

本发明公开了一种ADC的自适应滤波数字校准电路，包括：控制模块，定点加法器，定点乘法器；控制模块包括：有限状态机，移位寄存器，寄存器阵列；定点加法器实现对加数和被加数编码后相加；控制模块控制控制完成全部校准算法运算操作，校准算法运算操作步骤包括：控制模块控制从外部ADC获取原始二进制值；根据权重和扰动信号计算误差值，并根据误差值进行权重更新和扰动信号更新运算；增益校准运算；进行最后结果运算。本发明还公开了一种ADC的自适应滤波数字校准方法。本发明能提高自适应滤波运算速度以及精度，且具有友好的接口协议，方便嵌入到现有各种ADC逻辑电路中。

技术领域

本发明涉及一种半导体集成电路制造领域，特别是涉及一种ADC的自适应滤波数字校准电路；本发明还涉及一种ADC的自适应滤波数字校准方法。

背景技术

ADC主要的误差来源包括比较器偏移(Offset)，电容失配(Mismatch)，增益误差(Gain error)等，其中制造带来的DAC电容失配，是不可能避免的，由其引起的ADC输出特性曲线非线性变化，对ADC的性能影响最大。传统的模拟改善方式有采用大电容单元，但带来面积，功耗的开销。或是采用小电容阵列来代替大电容阵列，来改善ADC的线性特性，但这种方式会增加控制难度，降低ADC速度。采用自适应滤波算法的数字校准方式，正在成为校准电容失配的主流技术。现有自适应滤波算法中一般通过将ADC的输出信号和另一高精度的ADC输出信号进行比较得到误差值，根据误差值对权重进行修正，重复运算最后使得ADC的输出信号得到校准。

发明内容

本发明所要解决的技术问题是提供一种ADC的自适应滤波数字校准电路，能提高自适应滤波运算速度以及精度，且具有友好的接口协议，方便嵌入到现有各种ADC逻辑电路中。为此，本发明还提供一种ADC的自适应滤波数字校准方法。

为解决上述技术问题，本发明提供的ADC的自适应滤波数字校准电路包括：控制模块，多个定点加法器，定点乘法器；所述控制模块包括：有限状态机，移位寄存器，寄存器阵列。

多个所述定点加法器用于实现并行加法运算，各所述定点加法器都分别包括3个输入端和2个输出端，3个输入端分别输入加数、被加数和数据编码指示信号，1个输出端输出数据溢出指示信号，另1个输出端输出加法运算结果，所述数据编码指示信号由所述有限状态机提供并包括4位，所述加数和所述被加数分别在所述数据编码指示信号的2位信号的控制下进行格式变化、所述定点加法器对格式变化后的所述加数和所述被加数进行加法运算。

所述控制模块控制整个所述自适应滤波数字校准电路的工作状态并控制完成全部校准算法运算操作，校准算法运算操作步骤包括：

步骤一、所述控制模块控制从所述外部ADC获取第一个原始二进制值，在校准使能信号为使能状态时，接着获取第二个原始二进制值，之后进行步骤二；在校准使能信号为非使能状态时，所述控制模块控制获取第一个原始二进制值后直接进入步骤四。

步骤二、根据权重和扰动信号计算误差值，并根据误差值进行权重更新和扰动信号更新运算，完成更新运算后，判断是否已经过M次更新运算，M大于1；如果已经经过M次更新运算，则判断误差值是否小于2LSB，如果误差值小于2LSB则进入增益校准运算并以更新后的权重为最优权重，否则直接停止运算并在所述控制模块的error端口输出一个周期的高脉冲；如果更新运算次数小于M，则重新进行步骤一。

步骤三、增益校准运算，首先计算最优权重和，之后进行增益修正运算，不断调整ADC输出特性曲线增益系数，一直到增益误差小于2LSB，之后进入步骤四。

步骤四、进行最后结果运算，最后结果运算为采样最优权重对所述第一个原始二进制值的各位进行带权重相加，获得求和值后乘以增益系数，最后结果运算之后从所述控制模块的bincode端口给出数据结果，并从eoc端口输出一个周期的高脉冲信号。

进一步的改进是，步骤二中所述误差值的计算公式为：