[发明专利]高速逐次逼近模数转换器

权利要求书

1.一种逐次逼近模数转换器，包含：

逐次逼近寄存器子电路，在所述逐次逼近模数转换器的搜索机制的不同周期产生数字控制位；

数模转换器，包含至少一组电容，将所述逐次逼近模数转换器的模拟输入耦接到所述至少一组电容，并根据所述数字控制位操作所述至少一组电容，其中每组电容包含p个电容值递减的电容C_p-1到C₀，所述p个C_p-1到C₀的电容由2^M个电容单元所组成，其中C_p-1<C_p-2+C_p-3+…+C₀，C_p-1包含(2^M-1-2^q)个电容单元，以及p，q与M是整数；以及

比较器，接收从数模转换器传送来的模拟输出，并产生比较器输出给所述逐次逼近寄存器子电路，以产生所述数字控制信号，

其中所述逐次逼近模数转换器的模拟输入的数字表达在所述搜索机制中被逼近。

2.如权利要求1所述的逐次逼近模数转换器，其特征在于，从电容C_p-1节省下的2^q个电容单元被划分为r群组，以分配给从电容C_p-2到C₁的r个不同电容，其中r是个整数；以及所述r群组的每个群组中，电容单元的数量都是2的整数次方。

3.如权利要求2所述的逐次逼近模数转换器，其特征在于，电容C_p-j为电容C_p-2到C_p-M中的一个，具有2^M-j或(2^M-j+2^k)个电容单元，其中k不比q大，且2^M-j≠2^k。

4.如权利要求3所述的逐次逼近模数转换器，其特征在于，电容C₀只有一个电容单元；以及电容C_p-M-1到C₁中任何一个都由一个或两个2的整数次方的电容单元所组成。

5.如权利要求1所述的逐次逼近模数转换器，其特征在于，所述逐次逼近寄存器子电路更根据所述比较器输出产生p个数字位，所述p个数字位将被译码为具有(M+1)位的所述数字表达。

6.如权利要求5所述的逐次逼近模数转换器，其特征在于，更包含：

译码器，将所述逐次逼近寄存器子电路产生的所述p个数字位译码为具有(M+1)位的所述数字表达。

7.如权利要求1所述的逐次逼近模数转换器，其特征在于，

所述逐次逼近模数转换器的所述模拟输入是一差动信号，其由一个正差动电压与一负差动电压表示；

在所述搜索机制之前的采样阶段中，所述正差动电压耦接到所述数模转换器的第一组电容的顶板，且所述负差动电压耦接到所述数模转换器的第二组电容的顶板；

所述第一组电容的所述顶板连接到所述比较器的正输入端；以及

所述第二组电容的所述顶板连接到所述比较器的负输入端。

8.如权利要求7所述的逐次逼近模数转换器，其特征在于，

所述第一及第二组电容的电容C_p-1到C₀对应所述搜索机制的p个不同周期；

所述第一组电容的电容C₀耦接在所述比较器的所述正输入端与一接地端之间；

所述第二组电容的电容C₀耦接在所述比较器的所述负输入端与所述接地端之间；以及

除了最后周期，当所述比较器输出是高时，所述第一组电容中对应当前周期的电容被切换以拉低所述第一组电容的所述顶板的电平。

9.如权利要求8所述的逐次逼近模数转换器，其特征在于，

除了所述最后周期，当所述比较器输出是低时，所述第二组电容中对应所述当前周期的电容被切换以拉低所述第二组电容的所述顶板的电平。