[发明专利]N阶乘双倍数据率时钟和数据恢复

说明书

描述了促成多线数据通信链路上的——特别是电子装置内的两个设备之间的——数据传输的系统、方法和装置。接收自多条信号导线的码元序列中的每个码元是在奇数传输区间或者偶数传输区间中接收的。第一时钟信号生成自每个奇数传输区间和连贯的偶数传输区间之间发生的导线的信令状态上的转变。第二时钟信号生成自每个偶数传输区间和连贯的奇数传输区间之间发生的这多条导线的信令状态上的转变。该第一和第二时钟信号分别被用来捕捉在偶数和奇数传输区间中接收到的码元。

根据35U.S.C.§119的优先权要求

本专利申请要求已转让予本申请受让人的于2013年10月3日提交的题为“NFactorial Clock And Data Recovery With Negative Hold Time Sampling(使用负保持时间采样的N阶乘时钟和数据恢复)”的临时申请No.61/886,567、以及于2014年4月14日提交的题为“N Factorial Dual Data Rate Clock and Data Recovery(N阶乘双倍数据率时钟和数据恢复)”的非临时申请No.14/252,450的优先权，上述申请通过援引被明确纳入于此。

背景

领域

本公开一般涉及主机处理器与外围设备(诸如相机)之间的接口，并且更具体地涉及改进用于N线通信接口上的双倍数据率数据转移的时钟生成。

背景技术

移动设备(诸如蜂窝电话)的制造商可从各种来源(包括不同制造商)获得移动设备的各组件。例如，蜂窝电话中的应用处理器可从第一制造商获得，而蜂窝电话的显示器可从第二制造商获得。可使用基于标准的或专有物理接口来互连应用处理器和显示器或其他设备。例如，显示器可提供遵从由移动行业处理器接口联盟(MIPI)所规定的显示系统接口(DSI)标准的接口。

在一个示例中，多信号数据转移系统可采用多线差分信令(诸如3相或N阶乘(N！)低电压差分信令(LVDS))，可执行转码(例如，一种编码类型到另一编码类型的数字-数字数据转换)以便通过在每一码元循环引起码元转变而不是在分别的数据通道(差分传输路径)中发送时钟信息的方式来嵌入码元时钟信息。通过转码来嵌入时钟信息是使时钟与数据信号之间的偏斜最小化以及消除用锁相环(PLL)来从数据信号中恢复时钟信息的必要性的有效途径。

移动设备的能力和功能性持续增长，并且因此存在对于移动设备及类似物等内的组件之间的不断增加的带宽的需求。相应地，存在一般对于经优化的通信以及多信号导线通信链路上的数据转移的改进的可靠性的现行需要。

概述

本文所公开的实施例提供了涉及多线接口的系统、方法和装置。该系统、方法和装置涉及能够提取用于恢复使用双倍数据率时钟计时来传送的数据的可靠时钟信号的接收机电路的使用。

在本公开的一方面，一种数据通信的方法包括从多条信号导线接收码元序列，该码元序列中的每个码元在奇数传输区间或偶数传输区间中的一者期间接收，从每个奇数传输区间和连贯的偶数传区间之间发生的该多条信号导线的信令状态上的转变生成第一时钟信号，从每个偶数传输区间和连贯的奇数传输区间之间发生的该多条信号导线的信令状态上的转变生成第二时钟信号，使用该第一时钟信号来捕捉第一组码元，该第一组码元包括该码元序列中的在偶数传输区间中接收到的码元，以及使用该第二时钟信号来捕捉第二组码元，该第二组码元包括该码元序列中的在奇数传输区间中接收到的码元。

在本公开的一方面，每个奇数传输区间之前紧挨着第一偶数传输区间并且之后紧接着第二偶数传输区间。

在本公开的一方面，在码元序列中接收到的每对连贯码元包括在奇数传输区间期间接收到的一个码元和在偶数传输区间期间接收到的一个码元。