[发明专利]用于电气元件的串联和并联组合的系统和方法

说明书

本申请要求于2013年7月30日提交的临时申请第61/859,888号的优先权，通过引用将其全部内容合并到本文中。

技术领域

本发明总体上涉及电子电路的设计。更具体地，本发明涉及用于在半导体电路中实现部件值的方法。

背景技术

形成在半导体芯片或晶片上的半导体电路包括若干种类型的电路元件，其中，若干种类型的电路元件包括例如电阻器、电容器、电感器、晶体管等。这些元件必须以下述方式创建在半导体芯片上：元件的值或性能满足包括这些元件的电路的要求。

任何半导体材料都具有某些特征，并且这些特征中的一些特征使得构造在半导体上的元件将会具有某值，其中该值整体或部分地取决于元件占据的面积。从而，包括电阻器、电容器和电感器的若干元件通常被创建成以下大小的几何形状：在给定半导体的特征的情况下，该大小将会产生由期望电路设计规定的特定值。

尤其，某些设计需要使用在值上任意不同但具有特定比率的元件。例如，为了实现3.33的增益，可以在具有1000ohm(Ω)的电阻器以及3300Ω的电阻器(或3.33千欧姆(kΩ)；1000Ω＝1kΩ)的所谓的虚拟接地配置中配置运算放大器。实现该配置的一个已知方式是针对输入1kΩ的电阻器使用具有给定宽度和长度的电阻器(半导体材料的表面电阻将确定电阻器的面积)，以及针对3.33kΩ的反馈电阻使用具有相同宽度但长度为1kΩ的电阻器的长度的3.33倍的另一电阻器。

然而，本领域技术人员将会认识到这样的构造的固有问题。例如，元件的物理尺寸容易受到制造过程中的误差或变化的影响，这可能不能够可靠地或重复地使所确定的精确尺寸产生电阻器的期望值。甚至上述示例中期望的1kΩ和3.33kΩ的电阻器的尺寸的小误差也会导致其实际电阻的显著差异，并且更重要的是会导致它们之间的比率的显著差异。虽然这样的尺寸误差可能看起来小，但是它们可能足以使得半导体芯片上的电路的准确度或性能降低。

更进一步地，当在半导体芯片上构造元件时，必须与材料进行连接。例如，为了在芯片上构造多晶硅电阻器，在每端处必须有接触孔并且有时有不同的掺杂水平，以使金属迹线实现良好接触。接触孔和相关特征引入了“端效应”，其中，“端效应”通常为与预期电阻串联的多余的附加电阻，从而被添加到所设计的电阻值。该附加电阻通常在很大程度上依赖于在芯片材料中切割接触孔的准确程度；该附加电阻也产生偏离期望值的差或误差，从而产生高于预期值的电阻，并且由于不能精确地知道多余的端效应电阻，所以使得难以精确地匹配不同的值。

此外，假设期望构造具有1比3.33的比率的两个电阻器，其中，一个电阻器为1kΩ，另一个电阻器为3.33kΩ。即使电阻被构造成产生这些值的精确大小，如果“端效应”例如给每个值增加了100Ω，则实际上1.1kΩ的电阻器与3.43kΩ的电阻器之间的比率变成3.118而不是所期望的3.33，即近乎7％的误差。此外，这会显著地改变电路的期望性能。

这些问题使得难以在半导体芯片上实现具有精确值的元件，并且更具体地难以实现具有其值之间的精确比率的多个元件。

美国专利第8,453,097号中提供了一种可能的解决方案(在下文中称为“该’097专利”)，该美国专利被共同转让给本申请的受让人。然而，在一些实施方式中，该’097专利的方法考虑计算和存储标称相同阻抗元件的选择数目n的所有可能组合的所有值，这可能不是期望的。因此，可能期望一种不需要这样的计算或存储的不同方法。

发明内容

公开了一种用于生成标称相同的初始元件的复杂串联和/或并联组合以实现任意非平凡复合值的方法和系统。像本文所公开那样构建的组合保持复合值与初始元件的值之间的比率以高准确度保持成几乎恒定而与制造过程中的变化无关，以高准确度将复合值与初始元件的值之间的比率，从而也将两个复合值之间的比率以高准确度保持成几乎恒定而与制造过程中的变化无关。