[发明专利]中断驱动硬件随机数产生器在审
申请号: | 201480010847.6 | 申请日: | 2014-03-10 |
公开(公告)号: | CN105027073A | 公开(公告)日: | 2015-11-04 |
发明(设计)人: | 葛格利·高登·罗斯 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F7/58 | 分类号: | G06F7/58 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 宋献涛 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 中断 驱动 硬件 随机数 产生器 | ||
技术领域
本发明大体上涉及数字通信系统,且更确切地说,涉及用于为处理系统提供随机数的设备和方法。
背景技术
随机数广泛地应用于通信系统、安全及加密、模拟及游戏中以及其它应用中。随机数一般使用硬件随机数产生器(RNG)获得,所述硬件随机数产生器产生似乎是不相关的或没有明显模式的一连串数字。RNG在硬件中实施以改进吞吐量,具体来说在例如频繁利用随机数的模拟及游戏等应用中实施。也使用RNG以便减少产生随机数所需的处理开销并且将时延减到最少,时延可以测量为请求随机数与接收随机数之间的时间。
RNG通常产生在一定程度上相关的并且因此不是完全不可预见的伪随机数。熵度量法可以用于量化随机数的随机性的质量。现代RNG可产生用于所产生的10位的8位真实熵(0.8的熵率),其通常小于计算系统所要求的熵率。
一些系统使用密码函数调节由RNG产生的低熵数以获得具有明显更高熵的随机数。常规系统在RNG中包含密码函数逻辑电路以准许迅速、异步且以低响应时延产生随机数。密码函数的添加会显著地使RNG硬件更加复杂,从而导致使用的集成电路面积增加且功率消耗增加。
因此,需要占用更少裸片面积并消耗更少系统功率的高吞吐量、低时延的RNG。
发明内容
在本发明的一方面中,提供一种方法、计算机程序产品及设备。所述设备可包括处理系统,其包含处理器以及暂时性和非暂时性存储装置的一些组合。
在本发明的一方面中,所述设备包括随机数产生器、用以接收由随机数产生器产生的随机数的第一存储装置、以及处理系统。处理系统可经配置以响应于中断从第一存储装置读取一连串随机数。处理系统可经配置以通过调节一连串随机数产生至少一个经调节随机数。处理系统可经配置以将至少一个经调节随机数存储于第二存储装置中。第二存储装置可经配置以保持多个经调节随机数且响应于由处理系统执行的指令输出多个经调节随机数中的一者。
在本发明的一方面中,一种用于产生随机数的方法包括:响应于中断从第一存储装置读取由物理随机数产生器产生的随机数,调节由随机数产生器产生的随机数以获得至少一个高熵随机数,以及将至少一个高熵随机数存储于第二存储装置中。第二存储装置可经调适以响应于由处理器执行的指令输出至少一个高熵随机数。
在本发明的一方面中,一种用于产生随机数的设备包括:用于响应于中断从存储装置读取由随机数产生器产生的随机数的装置;用于调节由随机数产生器产生的随机数以获得至少一个高熵随机数的装置;以及用于存储至少一个高熵随机数的装置。用于存储至少一个高熵随机数的装置经配置以响应于由处理器执行的机器语言指令输出至少一个高熵随机数。
在本发明的一方面中,一种具有一或多个指令的处理器可读存储媒体,所述一或多个指令在由至少一个处理电路执行时使得至少一个处理电路进行以下操作:响应于中断从第一缓冲器读取由随机数产生器产生的随机数;调节由随机数产生器产生的随机数以获得至少一个高熵随机数;以及将至少一个高熵随机数存储于第二缓冲器中。第二缓冲器可经调适以响应于由处理器执行的机器语言指令输出至少一个高熵随机数。
附图说明
图1描绘用于处理系统中的随机数的产生。
图2说明具有低响应时延的随机数产生。
图3说明中断驱动硬件随机数产生器。
图4是说明中断驱动硬件随机数产生器在计算系统中的使用的框示意图。
图5是说明中断驱动硬件随机数处理器中的缓冲器流量控制的框示意图。
图6是说明根据本发明的某些方面的方法的流程图。
图7是包括中断驱动硬件随机数产生器的设备的框示意图。
具体实施方式
在以下描述中,给出特定细节以提供对本发明的各种方面的透彻理解。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践所述方面。例如,可用框图展示电路以便避免以不必要的细节混淆所述方面。在其它情况下,可不详细展示众所周知的电路、结构及技术以便不混淆本发明的所述方面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480010847.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:具有SDRAM接口的DRAM、混合闪存存储器模块
- 下一篇:卷操作的安全性