[实用新型]一种供电控制电路

权利要求书

1.一种供电控制电路，分别与中央处理单元和供电单元连接，其特征在于，包括：一状态锁存单元，一开关单元以及一电源单元，所述状态锁存单元的输入端与所述中央处理单元的输出端连接，所述状态锁存单元的输出端与所述开关单元的输入端连接，所述开关单元的输出端与所述供电单元连接；所述电源单元分别与所述状态锁存单元和所述开关单元连接，为所述状态锁存单元和所述开关单元供电；

所述中央处理单元将其输出信号发送至所述状态锁存单元，所述状态锁存单元响应所述输出信号，同时将其输出的使能信号进行锁存，所述开关单元根据其接收到的所述使能信号判决是否为所述供电单元供电。

2.如权利要求1所述供电控制电路，其特征在于，所述状态锁存单元包括：一触发器，第一电阻，以及第一电容,且所述中央处理单元的输出信号包括控制信号和输入信号，其中，所述触发器的信号输入端和控制信号端分别与所述中央控制单元连接，接收所述中央控制单元发送的所述输入信号和所述控制信号；信号输出端与所述第一电阻的第一端连接，电源端与所述电源单元连接，接地端接地；所述第一电阻的第二端与所述电源单元连接，所述第一电容的第一端接地，第二端与所述电源单元连接。

3.如权利要求2所述供电控制电路，其特征在于：所述触发器为D触发器，当D触发器中所述控制信号端输入的控制信号上升时，所述D触发器被触发，其信号输出端输出与信号输入端电平相同的使能信号，同时将所述使能信号锁存并保持输出，直至所述控制信号的再次出现上升信号，则所述D触发器重新采集所述输入信号的状态做出响应。

4.如权利要求1所述供电控制电路，其特征在于，所述开关单元包括：第一晶体管和第二晶体管，其中，所述第一晶体管的栅极与所述状态锁存单元的输出端连接，源极接地，漏极与所述第二晶体管的栅极连接；所述第二 晶体管的源极与所述电源单元连接，漏极与所述供电单元连接。

5.如权利要求4所述供电控制电路，其特征在于：所述第一晶体管为一NMOS晶体管，所述第二晶体管为一PMOS晶体管。

6.如权利要求4所述供电控制电路，其特征在于，所述开关单元还包括一RC延时电路，包括：第一分压电阻，第二分压电阻，以及第二电容；其中，所述第一分压电阻与所述第二电容并联连接，其并联连接的第一端分别与所述电源单元及所述第二晶体管的源极连接，其连接的第二端分别与所述第二分压电阻的第一端及所述第二晶体管的栅极连接；所述第二分压电阻的第二端与所述第一晶体管的漏极连接。

7.如权利要求1所述供电控制电路，其特征在于，所述开关单元包括：第二晶体管，第三晶体管，以及第二电阻，其中，所述第二电阻的第一端与所述电源单元连接，第二端与所述第三晶体管的源极连接，所述第三晶体管的栅极与所述状态锁存单元的输出端连接，漏极与所述第二晶体管的栅极连接；所述第二晶体管的源极与所述电源单元连接，漏极与所述供电单元连接。

8.如权利要求7所述供电控制电路，其特征在于：所述第二晶体管和所述第三晶体管均为PMOS晶体管。

9.如权利要求7所述供电控制电路，其特征在于，所述开关单元还包括一RC延时电路，包括：第一分压电阻，第二分压电阻，以及第二电容；其中，所述第一分压电阻与所述第二电容并联连接，其并联连接的第一端分别与所述电源单元及所述第二晶体管的源极连接，其连接的第二端分别与所述第二分压电阻的第一端及所述第二晶体管的栅极连接；所述第二分压电阻的第二端接地。

10.如权利要求4-9任一所述供电控制电路，其特征在于：所述开关单元中还包括第三电容，第四电容，以及第五电容，其中，

所述第三电容的第一端与所述电源单元连接，第二端接地；

所述第四电容和所述第五电容并联连接，且其并联的第一端与所述第二晶体管的漏极连接，第二端接地。