[实用新型]一种多路E1解帧系统有效

专利信息
申请号: 201420782728.X 申请日: 2014-12-12
公开(公告)号: CN204244256U 公开(公告)日: 2015-04-01
发明(设计)人: 胡强;吴援明 申请(专利权)人: 成都朗锐芯科技发展有限公司
主分类号: H04L1/00 分类号: H04L1/00
代理公司: 四川力久律师事务所 51221 代理人: 林辉轮;王芸
地址: 610041 四川省成都*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 e1 系统
【说明书】:

    技术领域

实用新型涉及一种通信领域,特别涉及一种多路E1解帧系统。

背景技术

在数据通信领域,E1信号成帧和解帧是最基本的帧处理,按照G.704,每基本帧由32 个路时隙(ts0-ts31)组成,每个路时隙由8bit 码组成,基本帧帧频为8000 帧/秒,即2.048Mbit/s数据按固定帧结构进行组帧发送,收帧解帧。

根据《E1成/解帧器的设计》(湖南大学物理与微电子科学学院,李鹏程,颜永红,帅金晓,郭友洪)E1成/解帧器包括e1_framer,e1_deframer,e1pi 三个模块,e1_framer 模块对发送的数据组成符合G.704 协议规定的E1 帧结构;e1_deframer 模块对接收到的数据进行解帧,即对帧组成部分的进行分离并加以解释;e1pi 模块负责将数据发送到线路侧同时从线路上接收数据,这其中包括对数据进行检测、从数据中恢复出时钟(收方向)、进行码型的转换(hdb3 编解码)、对编码违例进行检查。

E1成/解帧器较详细介绍了单路E1成帧解帧方法和过程,但在实际应用中,E1收发路往往比较多,我们常用16路E1收发,如果采用单路独立处理方法,将需要大量逻辑资源,而现有技术,这是这样的解帧方式,为节约逻辑资源,本实用新型采用多路E1解帧数据经复用器组装成串行数据流,这样只需要一个E1解帧器,就可进行E1解帧恢复,重组成多路E1数据,避免传统每路E1都需要一个独立解帧器,这样就大大节约E1解帧器所需逻辑单元。

实用新型内容

本实用新型的目的在于克服现有技术中所存在的上述不足,提供一种多路E1解帧系统。将多路E1解帧数据经复用器组装成串行数据流,这样只需要一个E1解帧器,就可进行E1解帧恢复,重组成多路E1数据,避免传统每路E1都需要一个独立解帧器,大大节约E1解帧器所需逻辑单元。

为了实现上述实用新型目的,本实用新型提供了以下技术方案:

一种多路E1解帧系统,包括多路HDB3解码模块、多路复用器MUX模块、FIFO模块和E1解帧器模块;其中多路HDB3解码模块依次与路复用器MUX模块相连;路复用器MUX模块的另一端与FIFO模块的一端相连,FIFO模块的另一端与E1解帧器模块的一端相连;E1解帧器模块的另一端与下位器件相连。

根据系统包含的E1信号通道数,包含2、4、8、16或32个的HDB3解码模块,其中所述HDB3解码模块分别与多路复用器MUX模块相连。

进一步的,所述HDB3解码模块,包含HDB3解码器、cv_check模块 、los_det模块和ais_det模块;其中HDB3解码器与cv_check模块 、los_det模块和ais_det模块分别相连;

工作中,每路E1经HDB3模块解码后,分别由cv_check模块检测出编码违例,由los_det模块检测出信号丢失(los),由ais_det模块检测出全“1”(ais)告警;并将上述丢失告警信号Los、违例告警信号Cv_err和全“1”告警信号Ais直接送告警处理。HDB3码是一种AMI码的改进型,不仅克服了当AMI码中出现连“0” 码定时提取困难的缺点,而且具有频谱能量主要集中在基波频率以下,占用频带较窄的优点。

进一步的,所述HDB3解码模块,还包含Clk-recovery模块,所述Clk-recovery模块用于以恢复时钟E1_clk_2M上升沿,进而生成每路的恢复时钟使能E1_clk_2M_en,E1_clk_2M_en;Clk-recovery模块完成HDB3自适应时钟恢复,恢复出本路E1 2.048 MHz时钟。

本一种多路E1解帧系统的工作过程以下步骤:

(1)将多路E1信号分别输入到每一路的HBD3模块中;

(2)每路E1经HDB3模块解码后生成全“1”告警信号Ais、丢失告警信号Los、违例告警信号Cv_err等,直接输入下位器件进行处理;同时HDB3模块使用81.92MHz高精度采样时钟采样每路E1信号,以恢复时钟E1_clk_2M上升沿,进而生成每路的恢复时钟使能E1_clk_2M_en,E1_clk_2M_en控制E1数据E1_data的同步采样;

(3)多路复用器MUX模块MUX按通道对E1信号进行循环采样,生成多路E1_data串行数据流,并将所述E1_data串行数据流写入FIFO中;

(4)E1解帧器模块从FIFO读取数据进行解帧处理,分别生成LOF、LOM、FAS-ERR、CRC-ERR告警和通道E1_data的数据输出到下位器件中。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都朗锐芯科技发展有限公司,未经成都朗锐芯科技发展有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201420782728.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top