[实用新型]一种适用于CPU供电的数字电源

说明书

技术领域

本实用新型属于数字电源技术领域，尤其涉及一种适用于CPU供电的数字电源。

背景技术

近年来，随着CPU性能的不断提高，对CPU供电电源-电压调节模块(VRM)的要求也在不断提高：母线输入电压不断提高，已有原来的5V提高到48V；超高的输出电流，目前最大负载电流已达150A；低电压和高电压精度，目前，VRM的输出电压已降到1V以下，如此低的输出电压对电压精度的要求更为苛刻；不断提高的负载变化率，下一代CPU的电流变化率的要求将会达到120A/ns，这就要求为其供电的VRM必须具有很快的瞬间响应速度；CPU工作时，需要在休眠模式和活动模式之间频繁地进行切换，80％—90％的时间均处于休眠模式，因此要求为其供电的VRM具有更高的轻载效率。

现阶段为CPU供电的电源-电压调节模块(VRM)仍然存在以下问题：

1：控制电路复杂，模拟控制器件多、连接复杂，且易受环境影响，可靠性不高；

2：随着输入电压不断提高，输出电压不断降低，传统单级式VRM占空比过小，不利于控制电路设计，系统稳定性也将降低；面对下一代CPU过高的电流变化率，传统VRM的瞬态响应速度显得过低，有待提高；

为了提高VRM的功率密度，需提高开关管的开关频率，传统VRM在高频下效率很难达到满意水平；在轻载模式下，传统VRM的效率较低。

实用新型内容

本实用新型的目的在于克服上述现有技术缺点，提供一种适用于CPU供电的数字电源，能够解决现有CPU供电电源存在的瞬态响应速度慢、开关频率低、轻载效率低、控制电路复杂等问题。

为解决上述问题，本实用新型采取的技术方案为：包括直流电压源V1、输入电容Cin、前级移相全桥同步倍流整流电路、前级输出电容Co1、后级4通道同步Buck电路、输出电容Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路以及DSP28335芯片；

其中，直流电压源V1的正极与输入电容Cin的一端连接，直流电压源V1的负极与输入电容Cin的另一端连接，

所述的输入电容Cin与前级移相全桥同步倍流整流电路相连，前级移相全桥同步倍流整流电路的输出端与前级输出电容Co1相连，前级输出电容Co1与后级4通道同步Buck电路相连；后级4通道同步Buck电路的输出端并联有输出电容Co；在输出电容Co的两端还并联有负载RL；负载RL的一端与后级4通道同步Buck电路输出端的正极相连，另一端与后级4通道同步Buck电路输出端的负极相连，后级4通道同步Buck电路输出端的负极接地；

所述的DSP28335芯片的控制信号输出端与第一驱动电路、第二驱动电路、第三驱动电路和第四驱动电路相连；所述的DSP28335芯片还与第一采样电路和第二采样电路相连。

所述的前级移相全桥同步倍流整流电路包括：移相全桥电路、变压器T1以及同步倍流整流电路。

所述的移相全桥电路包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4，第一MOS管Q1的源极与漏极之间并联有第一开关寄生二极管D1和第一开关寄生电容C1，第二MOS管Q2的源极与漏极之间并联有第二开关寄生二极管D2和第二开关寄生电容C2，第三MOS管Q3的源极与漏极之间并联有第三开关寄生二极管D3和第三开关寄生电容C3，第四MOS管Q4的源极与漏极之间并联有第四开关寄生二极管D4和第四开关寄生电容C4；所述第一MOS管Q1的源极与第二MOS管Q2的漏极相连并通过变压器漏感Ls与变压器T1原边绕组同名端相连，第一MOS管Q1的漏极与直流电压源V1的正极相连，第二MOS管Q2的源极与直流电压源V1的负极相连并接地；第三MOS管Q3的源极与第四MOS管Q4的漏极相连并与变压器T1原边绕组异名端相连，第三MOS管Q3的漏极接第一MOS管Q1的漏极，第四MOS管Q4的源极与第二MOS管Q2的源极相连。

所述的第一驱动电路的第一PWM输出端与第一MOS管Q1的栅极相连，第一驱动电路的第二PWM输出端与第二MOS管Q2的栅极相连，第一驱动电路的第三PWM输出端与第三MOS管Q3的栅极相连，第一驱动电路的第四PWM输出端与第四MOS管Q4的栅极相连。

所述的第一采样电路分别与前级移相全桥同步倍流整流电路输出端的正极、变压器T1原边绕组异名端以及前级移相全桥同步倍流整流电路输出端的负极。