[实用新型]一种用于小型船用导航雷达的海浪杂波抑制单元

权利要求书

1.一种用于小型船用导航雷达的海浪杂波抑制单元，具有：通过电缆与外部设备连接的匹配缓冲电路、与该匹配缓冲电路连接，将雷达回波信号转换为电信号的A/D转换芯片、对数字信号进行采集缓存的FPGA芯片和处理器；其特征在于：

所述的匹配缓冲电路包括：与外部电路连接的隔直电容、进行阻抗匹配的三个电阻、对电流进行幅度调整的电位器，输出的电流经由PNP晶体管倒相放大和PNP晶体管II缓冲，输入一双二极管对信号进行箝位，确定信号的底电平；得到的信号输入一差分运算放大器，对信号进行放大并转换为差分信号并将该信号传输至所述的A/D转换芯片进行转换。

2.根据权利要求1所述的一种用于小型船用导航雷达的海浪杂波抑制单元，其特征还在于：

所述的匹配缓冲电路中还包括一数字电位器，该数字电位器的引脚与所述处理器的I/O引脚相连，接收处理器指令，调整自身输出的信号幅度，最终使所述的差分运算放大器输出的差分信号的幅度落在A/D转换器中。

3.根据权利要求1或2所述的一种用于小型船用导航雷达的海浪杂波抑制单元，其特征还在于：还具有一作为2.5V电压基准芯片的并联稳压器，与所述的双二极管共同确定所述的直流底电平。

4.根据权利要求1所述的一种用于小型船用导航雷达的海浪杂波抑制单元，其特征还在于具有电源系统，为单元提供5V，-5V，3.3V、1.8V、1.3V和1.2V的电压。

5.根据权利要求1所述的一种用于小型船用导航雷达的海浪杂波抑制单元，其特征还在于所述的所述的A/D变换器采用AD9215芯片；FPGA采用XC6SLX100T芯片；处理器采用S3C2416芯片。