[实用新型]移存器型序列信号发生器逻辑控制电路

说明书

技术领域

本实用新型涉及一种电路，尤其涉及一种移存器型序列信号发生器逻辑控制电路。

背景技术

在数字系统中经常需要一些串行周期性信号，其特点是在每个循环周期中，1和0数码按一定的规则顺序排列，称为序列信号，序列信号可以用来作为数字系统的地址码等，因此，序列信号在计算与存储领域都有广泛的应用，产生序列信号的电路称为序列信号发生器，移位型序列信号发生器是由移位寄存器和组合电路两部分构成，组合电路的输出，作为移位寄存器的串行输入，在通过信号发生器对其逻辑进行控制，达到其改变存储而计算的目的。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种移存器型序列信号发生器逻辑控制电路。

本实用新型通过以下技术方案来实现上述目的：

一种移存器型序列信号发生器逻辑控制电路，包括位移寄存器和反馈电路，所述位移寄存器的时钟信号输入端输入时钟脉冲振荡信号，所述位移寄存器的第一输出端和所述位移寄存器的第二输出端分别与所述反馈电路的第一输入端和所述反馈电路的第二输入端连接，所述反馈电路的反馈信号输入端与所述位移寄存器的反馈信号输入端连接。

具体地，所述位移寄存器由第一触发器、第二触发器和第三触发器组成，所述反馈电路由或门电路、第一与门电路、第二与门电路和第三与门电路组成。

具体地，所述第一触发器的时钟信号输入端、所述第二触发器的时钟信号输入端和所述第三触发器的时钟信号输入端均输入时钟脉冲振荡信号，所述第一触发器的输入端与所述或门电路的输出端连接，所述或门电路的第一输入端与所述第一与门电路的输出端连接，所述或门电路的第二输入端与所述第二与门电路的输出端连接，所述或门电路的第三输入端与所述第三与门电路的输出端连接，所述第一与门电路的第一输入端与所述第二触发器的第二输出端连接，所述第一与门电路的第二输入端分别与所述第三触发器的第二输出端和所述第二与门电路的第二输入端连接，所述第二与门电路的第一输入端分别与所述第一触发器的第一输出端和所述第二触发器的输出端连接，所述第三与门电路的第一输入端与第一触发器的第二输出端连接，所述第三与门电路的第二输入端分别与所述第二触发器的第一输出端和所述第三触发器的输入端连接，所述第三与门电路的第三输入端与所述第三触发器的第一输出端连接。

优选地，所述第一触发器、所述第二触发器和所述第三触发器均为D触发器，且所述第一触发器、所述第二触发器和所述第三触发器的型号均为74LS3786D。

优选地，所述或门电路为三输入或门，且所述或门电路的型号为SN74HC4075。

优选地，所述第一与门电路和所述第二与门电路均为双输入正与门，且所述第一与门电路和所述第二与门电路的型号均为SN74LVC2G08DCTR，所述第三与门电路为三输入正与门，且所述第三与门电路的型号为SN74LV11ADR。

本实用新型的有益效果在于：

本实用新型移存器型序列信号发生器逻辑控制电路由三个D触发器构成三级位移器，然后通过反馈电路对第一触发器进行触发控制，通过三个触发器组成的位移寄存器的逻辑处理，再从其输出端输出序列信号，能够使序列信号稳定，并且能够实现两种不同状态的转换。

附图说明

图1是本实用新型移存器型序列信号发生器逻辑控制电路的结构框图；

图2是本实用新型移存器型序列信号发生器逻辑控制电路的电路图。

具体实施方式

下面结合附图对本实用新型作进一步说明：