[实用新型]一种多用途串行时间码解码器

权利要求书

1.一种多用途串行时间码解码器，其特征在于，包括外部输入调制电路、主控电路以及信号输出电路，其中，

所述主控电路与所述外部输入调制电路连接，以接收外部输入的串行时间码，并转换为多路不同接口的对时信号；

所述外部输入调制电路，与所述主控电路连接，以输出所述多路不同接口的对时信号。

2.根据权利要求1所述的串行时间码解码器，其特征在于，所述主控电路包括：现场可编程逻辑门阵列芯片、串行配置器、同步动态随机存取内存芯片、恒温晶振、复位电路，其中，所述现场可编程逻辑门阵列芯片为主控芯片，与所述串行配置器、所述同步动态随机存取内存芯片、所述恒温晶振以及所述复位电路分别连接。

3.根据权利要求2所述的串行时间码解码器，其特征在于，所述现场可编程逻辑门阵列芯片包括：直流B码解码模块、交流B码解码模块、时间补偿模块、锁相环模块、脉冲发生模块、片上系统。

4.根据权利要求1所述的串行时间码解码器，其特征在于，所述信号输出电路包括：高速光耦、RS232收发芯片、RS485收发芯片、以太网收发器，其中，

所述高速光耦输出脉冲和直流形式的对时信号；

所述RS232收发芯片输出RS232形式的对时信号；

所述RS485收发芯片输出RS485形式的对时信号；

所述以太网收发器输出网络报文形式的对时信号。

5.根据权利要求1所述的串行时间码解码器，其特征在于，所述外部输入调制电路包括：

AD转换电路，以接收外部输入的交流串行时间码信号；

直流隔离电路，以接收外部输入的直流串行时间码信号。