[发明专利]移位寄存器、驱动方法、栅极驱动电路

说明书

技术领域

本发明涉及驱动技术领域，尤其涉及一种移位寄存器、一种驱动方法以及一种栅极驱动电路。

背景技术

现有技术中的显示面板通常包括多个像素行和多个像素列交叉构成的像素单元，在显示时，其驱动方法通常为利用栅极驱动电路逐行扫描，即逐行为所述多个像素行中的各像素行提供驱动信号。又由于现有技术中的栅极驱动电路为低电平触发，如图1所示，现有技术中的栅极驱动电路为了实现其逐行扫描的功能，通常包括移位寄存器部分34和反相器部分36，即需要在各像素行对应的移位寄存器后面加入三个级联的反相器，导致所述栅极驱动电路中的晶体管数量较多，所占版图面积较大，不利于窄边框的优化。

发明内容

为解决上述技术问题，本发明实施例提供了一种移位寄存器、一种驱动方法以及一种栅极驱动电路，从而减少所述栅极驱动电路中晶体管的数量，缩小所述栅极驱动电路的版图面积，以利于窄边框的优化。

为解决上述问题，本发明实施例提供了如下技术方案：

一种移位寄存器，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一存储电容以及第二存储电容，其中，

所述第一晶体管由第一节点的电压控制，用于传输第一参考电压至所述移位寄存器的输出端；

所述第二晶体管由第二节点的电压控制，用于传输第二参考电压至所述输出端，所述第二参考电压小于所述第一参考电压；

所述第三晶体管由第一时钟信号控制，用于传输所述第一参考电压至所述第一节点；

所述第四晶体管由第三节点的电压控制，用于传输第二时钟信号至所述第一节点；

所述第五晶体管由所述第一时钟信号控制，用于传输控制信号至所述第二节点；

所述第六晶体管由所述第一时钟信号控制，用于传输输入信号至第四节点；

所述第七晶体管由所述第四节点的电压控制，用于传输所述第一参考电压至所述第三节点；

所述第八晶体管由所述第一时钟信号控制，用于传输第五节点的电压至所述第三节点；

所述第九晶体管由所述第二参考电压控制，用于传输所述第二参考电压至所述第五节点；

所述第一存储电容的一个极板输入所述第四节点的电压，另一个极板输入所述第一参考电压；

所述第二存储电容的一个极板输入所述第二节点的电压，另一个极板输入所述输出端的电压。

一种驱动方法，用于上述的移位寄存器，其特征在于，所述控制信号为所述第一时钟信号或所述第二参考电压，该驱动方法包括：

在第一时刻，提供第一电平的输入信号、第二电平的第一时钟信号以及第一电平的第二时钟信号，所述第一电平大于所述第二电平，使得所述第五晶体管、第六晶体管、第八晶体管以及第九晶体管导通；由于所述第八晶体管与第九晶体管导通，所述第二参考电压传输至所述第三节点，使得所述第四晶体管导通，将第一电平的第二时钟信号传输至所述第一节点，使得所述第一晶体管截止；由于所述第六晶体管导通，使得所述第一电平的输入信号传输至所述第四节点，为所述第一存储电容充电；由于所述第五晶体管导通，将所述控制信号传输至所述第二节点使得所述第二晶体管导通，通过所述第二晶体管将所述第二参考电压传输至所述输出端输出；

在第二时刻，提供所述第二电平的输入信号、所述第一电平的第一时钟信号以及所述第二电平的第二时钟信号，由于所述第三节点为第二电平，使得所述第四晶体管导通，所述第二电平的第二时钟信号通过所述第四晶体管传输至所述第一节点，进而使得所述第一晶体管导通，通过所述第一晶体管将所述第一参考电压传输至所述输出端输出；

在第三时刻，提供所述第二电平的输入信号、所述第二电平的第一时钟信号以及所述第一电平的第二时钟信号，使得所述第五晶体管导通，所述第二电平的控制信号通过所述第五晶体管传输至所述第二节点，进而使得所述第二晶体管导通，同时，所述第二存储电容通过耦合作用控制所述第二晶体管导通，通过所述第二晶体管将所述第二参考电压传输至所述输出端输出；

在第四时刻，提供所述第二电平的输入信号、所述第一电平的第一时钟信号以及所述第二电平的所述第二时钟信号，由于所述第二节点通过所述第二存储电容存储第二电平，使得第二晶体管导通，通过所述第二晶体管将所述第二参考电压传输至所述输出端输出。

一种栅极驱动电路，包括：N个级联的移位寄存器；所述N个级联的移位寄存器包括第1级移位寄存器-第N级移位寄存器；