[发明专利]分簇VLIW处理器上统一的指令调度和寄存器分配方法

说明书

本发明公开了一种分簇VLIW处理器上统一的指令调度和寄存器分配方法，指令调度器将程序中所有基本块按照相反后序进行调度，并将每个基本块中的指令按照优先级调度；即，每次选取可调度指令中优先级最高的指令，给它分配簇及簇上的功能部件，并且使用寄存器分配器给该指令的虚拟寄存器分配物理寄存器。本发明具有可最大程度地减少程序的基本块中指令执行时间、有效降低寄存器压力等优点。

技术领域

本发明主要涉及到处理器的编译优化技术领域，特指一种适用于分簇VLIW处理器的指令调度和寄存器分配方法。

背景技术

随着各种应用程序对DSP(数字信号处理器)的性能要求不断提高，当前的高端DSP通常采用VLIW体系结构来挖掘指令级并行性，从而提高DSP处理器的性能。VLIW处理器由多个功能部件组成，其中每个功能部件可以执行多种指令。所有的功能部件共享一个寄存器文件。在每个时钟周期，多个指令可以在多个功能部件上并行执行。然而，单个寄存器文件极大地阻碍了VLIW处理器的可扩展性，在增加功能部件数目的同时想要保持或加速时钟频率，对于单个簇的体系结构来说是不可能的。分簇VLIW体系结构通过将单个簇的体系结构划分为多个较小的簇来获得更高的性能和较低的功耗，每个簇有自己的功能部件和本地寄存器文件，簇间由通信网络进行通信。

指令调度和寄存器分配是编译器优化的两个重要问题，对程序的执行时间有很大影响。传统方法将寄存器分配和指令调度分两个阶段执行，从而会导致阶段顺序问题，使得编译代码不够优化。若寄存器分配在指令调度前执行，同一个寄存器可能被分配给不同的变量，导致伪依赖关系，因此降低代码的指令级并行性。若指令调度在寄存器分配之前执行，增加的指令级并行性可能极大地增加寄存器压力，导致寄存器溢出。

分簇VLIW处理器使得指令调度和寄存器分配更具挑战性。首先，指令调度需要将指令分配到不同的簇，不当的分配会导致不必要的簇间通信，从而增加基本块的执行时间。第二，簇间的指令分配对不同簇上的寄存器压力有很大影响。不当的分配机制可能导致各簇的寄存器压力不均匀而增加寄存器溢出。第三，当变量被从一个簇传递到其它簇的时候，会动态地产生的新的活跃区间，并且需要其它簇上的多个寄存器来保存同一个变量的副本。第四，一个变量的精确的活跃区间取决于它的第一个定义和最后一个使用的相关指令在何时被调度，而无法由传统的针对静态代码的活跃区间分析来决定。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种可最大程度地减少程序的基本块中指令执行时间、有效降低寄存器压力的分簇VLIW处理器上统一的指令调度和寄存器分配方法。

为解决上述技术问题，本发明采用以下技术方案：

一种分簇VLIW处理器上统一的指令调度和寄存器分配方法，指令调度器将程序中所有基本块按照相反后序进行调度，并将每个基本块中的指令按照优先级调度；即，每次选取可调度指令中优先级最高的指令，给它分配簇及簇上的功能部件，并且使用寄存器分配器给该指令的虚拟寄存器分配物理寄存器。

作为本发明的进一步改进：所述寄存器分配器为一个递增寄存器分配器，所述递增寄存器分配器根据指令调度器的调度情况给每条指令依次分配物理寄存器。

作为本发明的进一步改进：所述指令优先级在调度前根据指令间延迟和处理器资源限制来确定，并且在调度过程中根据寄存器压力来动态更新。

作为本发明的进一步改进：所述簇的选择取决于指令在各簇上可能的调度时间及寄存器压力。

作为本发明的进一步改进：在指令调度和寄存器分配过程中，对程序的控制流图中的变量进行生命周期分析；首先根据控制流图，对变量进行静态的生命周期分析；然后在调度过程中，所述递增寄存器分配器根据部分调度信息动态地分析变量的生命周期；即，根据已有的部分调度，进一步对变量的生命周期进行动态的分析。