[发明专利]可视化集成电路设计架构

说明书

技术领域

本发明涉及集成电路设计技术领域，具体地说，涉及一种可视化集成电路设计架构及方法。

背景技术

目前，很多集成电路设计工具如Xilinx的ISE，Altera的Quartus，MentorGraphics的Modelsim等，其主流思想是面向工艺的设计。在设计过程中，要么采用界面设计，要么采用写代码的方式进行设计。

界面设计主要基于市场上常见的元器件进行组合连线设计，界面的优点是设计非常直观，但是灵活性不够。如果在界面中新增加一个不存在的设备器件，往往需要写代码、打包、更新到器件库、从器件库查找并使用等过程，一旦元器件设计有误，就会需要重新回到代码修改并重新打包。已经在设计中存在的器件需要重新更替。流程繁复浪费了设计师大量的时间，尤其是源代码不慎丢失，将会直接导致模块无法修改，设计师需要重新来过。

代码设计是目前非常流行的设计方式，无论是元器件接口定义，模块例化还是功能实现，全部用Verilog或者VHDL等语言设计实现。算法设计的优点是灵活，想写什么器件就写什么器件，缺陷是不够直观。工程师需要读完大段代码才能了解其功能和结构信息，同时在撰写例化的时候，需要依据代码进行编写例化，要反复对照和查看接口名称和数据宽度等信息，防止出错。例化的代码也是手写为主。

界面设计方式和代码设计方式各成一体，相互之间交叉很少。模块化设计体现不够完美，改进与完善困难程度高；基于界面的设计在生成代码的过程中，掺杂了很多冗余信号，在出错后返回查看代码，增加了很多冗余信号的障碍。

发明内容

为了解决界面设计与代码设计各自的缺点，融合其优点，本发明提出一种可视化集成电路设计架构及方法，其具体的技术方案如下：

可视化集成电路设计架构，包括界面设计单元、算法设计单元以及融合单元：

所述界面设计单元内封装模块、引脚、连接线，用于进行可视化拖拽操作设计；

所述算法设计单元设置代码编辑器，用于输入、编辑程序代码；

融合单元生成界面设计单元的电路模块、引脚、连接线的代码，并与算法设计单元的输入代码融合形成具有完整的代码的模型。

其中，模块设置若干可视化、可编辑的属性。

基于权利要求1所述的可视化集成电路设计架构的代码生成方法，包括以下步骤：

A：在界面设计单元新建若干模块，并设置模块的属性，根据每个模块的属性生成相应的声明代码；

B：在算法设计单元输入算法程序代码，将模块中手动输入的代码部分，放在声明代码中相应的位置；

C：编辑模块的引脚的属性，不同模块根据相互关系由连接线连接；

D：对模块例化进行声明，根据模块的属性和模块上每个引脚连接的信息进行例化模块代码的自动生成；

E：将代码段每行进行编号，结构层的行编号+1之后成为代码层的起始编号；

F:保存并运行，执行代码错误检查对错误代码行标记并修改，直至将错误代码全部修改正确。

进一步地，所述集成电路设计架构中采用的程序代码为基于Verilog、VHDL或者SystemC语言的代码。

本发明所提供的可视化集成电路设计架构及方法，具有以下优点：

将集成电路设计的界面设计与算法设计相互融合，每个设计都分成两个部分，通过用两个不同的窗体实现，并可以通过快速切换的方式进行切换。切换的同时，分析结构设计的引脚和引脚属性来生成相应的代码段，实现界面设计与算法设计优势互补，劣势相互抵消，极大提高了集成电路设计的效率，降低了错误率，使设计更便捷、高效。

附图说明

图1可视化集成电路设计架构示意图；

图2-5为本发明实施例1中操作界面示意图。

具体实施方式

下面结合附图及实施例对本发明可视化集成电路设计架构及方法作进一步详细的说明。