[发明专利]一种基于断言的嵌入式存储控制器验证系统及方法

说明书

技术领域

本发明涉及集成电路逻辑验证领域，具体地说是一种基于断言的嵌入式存储控制器验证系统及方法。

背景技术

随着集成电路设计规模的不断增长，嵌入式存储器的类型和容量也不断上升，其中存储控制器的验证成为芯片设计的一项重要环节。特别是对控制协议复杂、存储容量大的存储控制器的功能验证已成为某些设计验证工作的重点，要实现高覆盖率验证，需要大量的人力开销和时间开销。对这一类逻辑的功能验证单靠逻辑模拟存在两方面的问题：一是设计规模的增大导致模拟测试激励数据量庞大，逻辑模拟的时间和人力成本也呈指数增长；二是逻辑模拟的验证完备性很难得到准确的判断。

断言技术用于在代码中捕捉假设，在编写代码时会做出一些假设。使用断言可以创建更稳定、品质更好且不易出错的代码。当需要在一个值为FALSE时中断当前操作的话，可以使用断言。单元测试必须使用断言（Junit/JunitX）。除了类型检查和单元测试外，断言还提供了一种确定各种特性是否在程序中得到维护的极好的方法。而传统的嵌入式存储控制器验证方法，必须人工对DUV设计中的每一个存储控制器进行验证断言代码的设计，以及验证激励文件的编写，工程量随存储体规模、控制器协议复杂度急剧增长。

发明内容

本方明针对现有技术存在的技术问题，提供一种基于断言的嵌入式存储控制器验证系统及方法。

本发明所述一种基于断言的嵌入式存储控制器验证系统及方法，解决所述技术问题采用的技术方案如下：提出了一种利用SystemVerilog断言技术对嵌入式存储控制器进行逻辑验证的系统，充分利用SystemVerilog断言验证技术所具有的代码简洁、可以快速定位设计缺陷等优点，采用芯片设计Verilog代码分析提取、SystemVerilog断言生成、模拟验证与形式验证相结合的方法，实现对芯片设计中规模不断增长的嵌入式存储控制器逻辑的高效高覆盖率的测试验证，从而缩短设计周期，降低设计成本。

所述基于断言的嵌入式存储控制器验证系统主要包括:（1）DUV代码分析提取单元,（2）验证断言及激励生成单元,（3）综合验证单元；其中，（1）DUV代码分析提取单元：采用结构化的代码分析方式，完成对DUV设计Verilog代码的全面覆盖，以及对其中嵌入式存储信息、控制器协议信息的高效提取；（2）验证断言及激励生成单元：基于存储控制器验证断言库和激励产生库，以及嵌入式存储配置信息，产生存储控制器逻辑验证的验证断言代码和激励生成代码；（3）综合验证单元：根据嵌入式存储配置信息，自动完成DUV设计的测试平台构建，利用模拟验证或形式验证的方式，完成对其中的存储控制器的高效验证。

本发明的验证系统及方法对DUV设计代码进行自动分析提取，结合存储控制器验证断言库和激励产生库，高效地产生验证断言代码和激励生成代码，可以同时把验证代码应用于模拟验证和形式验证两种验证手段，并且能够在综合验证单元中实现对DUV设计的自动加载验证。

本发明的一种基于断言的嵌入式存储控制器验证系统及方法与现有技术相比具有的有益效果是：对DUV设计中包含的所有存储体类型、容量，采用的控制协议等信息提供高效的提取，这有利于提高控制器验证的功能覆盖率。同时可以自动、高效地产生存储控制器的验证断言代码和激励生成代码，用于逻辑模拟或形式化验证，大大降低了验证工作的人力开销。而且能够自动完成验证平台构建、验证平台控制文件模板的产生以及完整的逻辑验证过程，并输出验证报告，极大地缩短了验证调试的时间，提高了验证效率。与传统的单独通过逻辑模拟验证相比较，在验证效率以及覆盖率等方面都有诸多优势；因此在控制协议复杂、存储容量大的嵌入式存储控制器的功能验证方面具有很高的技术价值和广阔的应用前景。

附图说明

附图1为所述基于断言的嵌入式存储控制器验证系统的示意图；

附图2为所述基于断言的嵌入式存储控制器验证方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参考附图，对本发明所述一种基于断言的嵌入式存储控制器验证系统及方法进一步详细说明。

实施例1：