[发明专利]一种改进CPLD设计的LED显示屏异步显示控制系统在审
申请号: | 201410759600.6 | 申请日: | 2015-08-04 |
公开(公告)号: | CN104505018A | 公开(公告)日: | 2015-07-29 |
发明(设计)人: | 陈希;勾荣;姜春艳;范宇;刘伟彦;刘斌;龚伟;李农 | 申请(专利权)人: | 江苏开放大学 |
主分类号: | G09G3/32 | 分类号: | G09G3/32 |
代理公司: | 南京钟山专利代理有限公司 32252 | 代理人: | 戴朝荣 |
地址: | 210036 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 改进 cpld 设计 led 显示屏 异步 显示 控制系统 | ||
技术领域
本发明公开了一种改进CPLD设计的LED显示屏异步显示控制系统,涉及LED显示控制技术领域。
背景技术
LED显示屏是八十年代后期在全球迅速发展起来的新型信息显示媒体,它利用发光二极管构成的点阵模块或像素单元组成的平面式显示屏幕,以可靠性高、使用寿命长、环境适应能力强、价格性能比高、使用成本低等特点,在短短的十来年中,迅速成长为平板显示的主流产品,并越来越广泛地应用到工业、交通、金融及信息广告等各行业。
随着LED大屏幕显示技术的发展进步,需要处理的数据量大大增加,系统频率要求越来越高,系统规模越来越大,对显示控制系统的要求在不断提高。
传统的异步全彩LED显示屏控制系统采用单片机控制技术,但由于单片机的运算能力与目前的LED的大屏显示对数据传输的要求不符,以至于LED显示屏控制系统的发展遭遇到了瓶颈。
目前,大部分LED显示屏采用的是8位或准16位的微控制器,其运算速度、内存容量、存储空间和通讯方式等方面存在着很大的局限性,对于高难度图文动态特技显示和灰度显示,很难实现在信息容量和处理速度上要求很高的显示技术。
传统技术的LED点阵系统中,采用单板控制系统。整个系统的控制核心是单片机,单片机负责数据的读取、传输和显示。这种方案在仅能做少数一些运算量小的特技,而且控屏范围有限,对显示画面不多、显示画面不大时是方便可行的。但是由于单片机执行指令受时间的限制,当显示画面较大时(画面的点阵数据较多),单片机的速度往往难以满足要求。以常见的51系列单片机而言,不管是从累加器的瓶颈来说,芯片运行频率来说,从整个体系结构和硬件运行效率上看都属于落后的一族,而且对C语言的开发并没有优化的地方,软件代码运行效率也低。其余较优秀的8位单片机如AVR虽然做了RISC结构优化,使性能成倍提高,但还是受制于整个总线宽度和频率。在传统的方案中,显示画面的数据预先已经存贮在ROM中;当程序运行时,CPU依序将ROM中存储的画面数据输出。当用户希望增加或改动画面时,要重新编写程序,改动不方便。
当8位单片机的弊端逐渐暴露,能够满足高速、大容量、处理频率高的控制芯片应运而生。其中采用基于ARM核的新一代32位微处理器,解决了系统的运行速度、寻址能力和功耗等问题。因此,如今很多显示控制器都尝试使用以可编辑逻辑器件FPGA和嵌入式芯片ARM作为核心控制单元实现对显示屏进行控制,满足了大信息量,快速处理的需求,使得室内外大屏幕高灰度级彩色得到了长足的进步。
发明内容
本发明所要解决的技术问题是:针对现有技术的缺陷,提供一种改进CPLD设计的LED显示屏异步显示控制系统,把嵌入式和CPLD技术引入到点阵显示项目中,以实现功能多样、系统强大、维护方便、面向网络的新型LED点阵显示系统。系统可实现将上位机发送的内容保存在存储芯片内,并且将存储的内容最终显示在LED屏上。
本发明为解决上述技术问题采用以下技术方案:
一种改进CPLD设计的LED显示屏异步显示控制系统,包括上位机、转接模块和LED显示屏,还包括异步全彩控制系统,异步全彩控制系统的输入端与上位机相连接,其输出端经过转接模块与LED显示屏相连接;
所述异步全彩控制系统包括微控制器以及分别与所述微控制器相连接的通讯模块、存储模块和显示控制模块,其中,
所述通讯模块包括串口模块和以太网接口模块,所述串口模块通过串口线与上位机相连接,所述以太网接口模块通过网线与上位机相连接,通讯模块用以实现数据传输;
所述存储模块包括FLASH闪存模块、SDRAM和片内RAM,存储模块用以实现数据存储及调用;
所述显示控制模块包括CPLD和数据锁存器,微控制器产生片选信号访问CPLD,当CPLD被选通时,微控制器的地址线发送控制信号输出给CPLD,微控制器的数据线分别发送数据给CPLD和数据锁存器;
所述显示控制模块产生的控制信号经过转接模块实现对LED显示屏的异步显示控制。
作为本发明的进一步优选方案,所述显示控制模块中,数据锁存器具体包括数据锁存模块和锁存器时钟,所述CPLD还进一步包括CPLD的数据存储模块、CPLD的信号控制模块和CPLD的行选信号模块,其中,
所述CPLD的数据存储模块用以接收微控制器的32位数据总线中高16位数据;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏开放大学,未经江苏开放大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410759600.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:像素结构的驱动方法
- 下一篇:显示驱动电路、显示驱动装置、显示装置及驱动方法