[发明专利]电压调节器

权利要求书

1.一种电压调节器，其特征在于，所述电压调节器包括：偏置电路，电流镜电路，放大器，箝位电路，输出电路；

偏置电路，与电源相连接，用于为所述放大器的一端和所述电流镜电路提供第一偏置电流，为所述放大器的另一端提供第二偏置电流；

电流镜电路，与放大器和箝位电路相连接，用于将所述第一偏置电流镜像为镜像电流，并将所述镜像电流提供给所述箝位电路，以作为所述箝位电路的偏置电流；

放大器，与偏置电路和输出电路相连接，用于对在所述第一偏置电流下产生的第一节点电压V1和在所述第二偏置电流下产生的第二节点电压V2进行调整，使得所述第二节点电压V2等于第一节点电压V1，并将所述第二节点电压V2作为所述电压调节器的输出电压VO的一部分；

箝位电路，与放大器相连接，用于对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压，所述箝位电压作为所述电压调节器的输出电压VO的另一部分；

输出电路，其第一端与放大器相连接，第二端与箝位电路相连接，第三端与电源相连接，用于为所述电压调节器的输出电压VO提供驱动电流。

2.根据权利要求1项所述的电压调节器，其特征在于，所述偏置电路包括第一电流源I1和第二电流源I2，所述电流镜电路包括第一NMOS晶体管MN1和第二NMOS晶体管MN2，所述放大器包括第三NMOS晶体管MN3和第四NMOS晶体管MN4，所述输出电路包括第一PMOS晶体管MP1；

所述第一PMOS晶体管MP1的栅极为所述输出电路的第一端，所述第一PMOS晶体管MP1的漏极为所述输出电路的第二端，所述第一PMOS晶体管MP1的源极为所述输出电路的第三端；

所述第一NMOS晶体管MN1和所述第二NMOS晶体管MN2共栅共源连接，所述第一NMOS晶体管MN1的栅极和所述第三NMOS晶体管MN3的源极连接，所述第三NMOS晶体管MN3和所述第四NMOS晶体管共栅连接，所述第三NMOS晶体管MN3的漏极和所述第一电流源I1、第一PMOS晶体管MP1的栅极连接，所述第四NMOS晶体管MN4的漏极和所述第二电流源I2连接，所述第四NMOS晶体管MN4的源极和所述第二NMOS晶体管MN2的漏极连接，所述第一PMOS晶体管MP1的源极和所述第一电流源I1的正端相连接；

所述第一电流源I1为所述第三NMOS晶体管MN3和所述第一NMOS晶体管MN1提供第一偏置电流；

所述第二电流源I2为所述第四NMOS晶体管MN4提供第二偏置电流。

3.根据权利要求1-2任一项所述的电压调节器，其特征在于，所述箝位电路包括第二PMOS晶体管MP2；

所述第二PMOS晶体管MP2的漏极和栅极连接，并和所述第二NMOS晶体管MN2的源极、第四NMOS晶体管MN4的漏极连接，所述第二PMOS晶体管MP2的源极和所述第一PMOS晶体管MP1的漏极连接；

所述第二PMOS晶体管MP2对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压。

4.根据权利要求1-2任一项所述的电压调节器，其特征在于，所述箝位电路包括第五NMOS晶体管MN5；

所述第五NMOS晶体管MN5的栅极和漏极连接，并和所述第一PMOS晶体管MP1的漏极连接，所述第五NMOS晶体管MN5的源极和所述第二NMOS晶体管MN2的漏极连接；

所述第五NMOS晶体管MN5对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压。

5.根据权利要求1-2任一项所述的电压调节器，其特征在于，所述箝位电路包括第一电阻R1；

所述第一电阻R1的一端和所述第四NMOS晶体管MN4的源极、所述第二NMOS晶体管MN2的漏极连接，所述第一电阻R1的另一端和所述第一PMOS晶体管MP1的漏极、电压调节器的输出端连接；

所述第一电阻R1对所述电压调节器的输出电压VO和第二节点电压V2的电压差箝位，以产生箝位电压。