[发明专利]用于操作系统的数据处理系统和方法在审
| 申请号: | 201410680027.X | 申请日: | 2014-11-24 | 
| 公开(公告)号: | CN104731571A | 公开(公告)日: | 2015-06-24 | 
| 发明(设计)人: | G·L·古斯里;D·J·科罗拉克;C·F·玛里诺;P·S·雷迪;M·S·西戈尔 | 申请(专利权)人: | 国际商业机器公司 | 
| 主分类号: | G06F9/44 | 分类号: | G06F9/44;G06F13/38 | 
| 代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 陈华成 | 
| 地址: | 美国*** | 国省代码: | 美国;US | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 用于 操作系统 数据处理系统 方法 | ||
技术领域
本公开总体上涉及数据处理,并且更具体地涉及多处理机数据处理系统中的通信。
背景技术
一般来说,可以通过基于目录的一致性协议或者通过基于探听的一致性协议保持对称多处理(SMP)系统中的存储器一致性,在基于目录的一致性协议中,通过参考一个或多个存储器目录解决一致性,在基于探听的一致性协议中,通过在高速缓存代理之间的消息传送解决一致性。随着SMP系统的规模扩大为越来越大的n路系统,探听一致性协议受到至少两个设计约束,即,用于跟踪请求和相关联的一致性消息的高速缓存代理内的排队结构的深度的限制,以及可用于消息传送的通信带宽的限制。
为了解决高速缓存代理内的排队结构的深度的限制,某些设计采用不需要高速缓存代理实现消息跟踪机制(诸如消息队列)的非阻塞探听协议。取而代之,在非阻塞探听协议中,高速缓存代理的请求在时间上被限定(意味着探听器在固定时间内响应),并且其来源被抑制(以便确保可用的通信带宽的公平划分)。例如,总系统带宽可被在系统内的所有可能的处理节点之间均匀地划分(例如,通过实践划分多路复用),以便确保在所有处理节点都发出请求的最坏情况下,一致性总线具有足够的带宽。然而,一致性总线带宽以这种方式的相等分配将任意特定的处理节点可获得的一致性带宽限制为不多于总可用一致性带宽的预先确定的子集。此外,当只有少数处理节点需要宽带时,系统的一致性带宽可能被不充分地利用。
发明内容
在一个或多个实施例中,如果在一个或多个时间段内没有接收到降低命令速率的一个或多个请求,描述的一个或多个系统、设备、方法和/或处理可以不断地增加互连的命令速率。在一个例子中,命令速率可被设置为最快级别。在另一个例子中,命令速率可被随着时间段逐渐增加。如果收到了降低命令速率的请求,命令速率可被设置为基准级别,或者可被减小到一个较慢的速率级别。在一个或多个实施例中,降低命令速率的一个或多个请求可以基于推测性命令的发出速率和过度使用失败的数目中的至少一个。
附图说明
在参考下列附图阅读下面的详细说明之后将明了这些实施例。
图1提供了根据一个或多个实施例的示例性数据处理系统;
图2提供了根据一个或多个实施例的示例性处理器单元;
图3A-3D提供了根据一个或多个实施例的数据处理系统内的命令和响应数据流;
图3E提供了根据一个或多个实施例耦连到互连的多处理系统的示例图;
图4提供了根据一个或多个实施例的一个示例时序图,示出了命令、一致响应和数据传送顺序;
图5A-5D提供了根据一个或多个实施例的过度使用(overcommitted)协议的示例时序图;
图6提供了根据一个或多个实施例的过度使用系统的示例框图;
图7提供了根据一个或多个实施例的过度使用队列的示例框图;
图8提供了根据一个或多个实施例操作过度使用系统的示例方法;
图9提供了根据一个或多个实施例操作动态速率抑制器的示例性方法;
图10提供了根据另一个或多个实施例操作动态速率抑制器的另一个示例性方法;
图11提供了根据一个或多个实施例操作命令优先级否决主机的示例性方法;
图12提供了根据一个或多个实施例操作命令优先级否决客户机的示例性方法;
图13提供了根据一个或多个实施例的示例性定时系统,该定时系统可以基于动态系统工作负载确定在最大化性能和能量效率的同时,处理器单元可以支持的最大命令数;以及
图14提供了根据一个或多个实施例确定定时系统内的命令阈值的示例性方法。
具体实施方式
在一个或多个实施例中,此处描述的系统、方法和/或处理可以提供和/或实现可以用于可伸缩高速缓存一致多处理机系统的结构控制器(FBC)。例如,该FBC可以提供一致的和非一致的存储器访问、输入/输出(I/O)操作、中断通信、和/或系统控制器通信等。例如,该FBC可以提供一个或多个存储系统和存储子系统内的命令和数据操作的接口、缓冲和定序等。
在一个或多个实施例中,FBC链路可以是或者包括分离事务、多路复用命令和可以提供对多处理节点(例如,若干多处理器单元的硬件实现)的支持的数据总线。例如,FBC链路可以提供对多个处理器单元的支持。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司;,未经国际商业机器公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410680027.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:履行硬件线程的硬件权利的方法和系统
- 下一篇:一种避免寄存器冲突的方法及装置





