[发明专利]一种曼彻斯特码流接收抗干扰比特解析方法

说明书

技术领域

本发明涉及一种曼彻斯特码流接收抗干扰比特解析方法，属于数字信号处理领域。

背景技术

曼彻斯特码是一种同步时钟编码技术，广泛应用于数字通信系统中。在曼彻斯特码中，每一位的中间有一个跳变，既作时钟信号，又作数据信号。实际使用中存在两种编码模式：一种是信号电平从低到高跳变表示"1"，从高到低跳变表示"0"；另一种是从低到高跳变表示"0"，从高到低跳变表示"1"。接收曼彻斯特码流时，需要从接收电平序列中解析出各个比特，承担此任务的模块就是比特解析模块。目前实现这一功能的技术方案大多数是基于FPGA实现。由于信源、信道缺陷的影响，FPGA收到的电平信号序列中会存在毛刺、跳变边沿位置偏移的现象，如果不加以处理，将导致接收比特解析错误，进而导致在链路层无法通过校验、丢失数据，如果错误数量太多，则可能超出后续模块的补偿能力，导致整个装置不能达到预定的性能要求。

发明内容

针对上述问题，本发明设计了一种抗干扰比特解析方法，确保在过采样倍率m（以曼彻斯特码流波特率的峰值为基数）不低于8的情况下，且干扰程度在每2比特不超过1个毛刺、边沿偏移导致的波特周期变化量不超过0.25倍比特周期的情况下，能够正确解析出比特流。

为实现上述目的，本发明采用的技术方案为：

一种曼彻斯特码流接收抗干扰比特解析方法，包括以下步骤：

S1电平采样：对输入电平信号进行过采样，获得串行二进制采样值序列；

S2数据纠错：包括至少一个前后衔接的结构相同、预设错误模式各异的数据纠错环节，每个数据纠错环节的步骤是：并行读取采样值序列中的数据片段，将其与预设的错误模式序列进行比较，若符合，则将其纠正为正确的数据片段后并行写回原采样值序列中相同的位置；若不符合，则将原数据片段并行写回原采样值序列中相同的位置；

S3比特定位：根据采样值序列中“0”“1”的变化规律确定采样值序列中每比特中间的跳变边沿；

S4比特提取：根据每比特中间的跳变边沿确定每个比特的实际值。

本发明的数据处理方法分为电平采样、数据纠错、比特定位和比特提取四个步骤，先是对时间上连续的输入电平信号离散化，以便于后期的数字信号处理，通常是在每个主时钟脉冲的上升沿读取从FPGA引脚输入的电平信号，对其进行过采样，将其转换为串行二进制序列。数据纠错步骤是本发明的关键步骤，用于识别电平采样序列中由信源、信道缺陷导致的错误，并将其修改为正确的数据。该步骤分三个环节进行，既可去除毛刺，还能防止误判，并能对信源、信道缺陷导致的跳变沿偏移进行纠错，多方面保证了采样值序列错误识别及修正的准确性，确保后续比特定位和比特提取解析步骤能正确解析出比特流。

进一步，数据纠错步骤包括三个数据纠错环节，第一个数据纠错环节中需读取最新的4个采样值数据，预设的错误模式序列是“0010”、“1101”，预设的纠正方式是将采样值数据中从左到右第3个数据值取反，其他数据不变；第二个数据纠错环节中需读取最新的m+6个采样值数据，其中，m是过采样倍率，预设的错误模式序列是首位和末位为1、中间有m+2或m+3或m+4个0的序列以及首位和末位为0、中间有m+2或m+3或m+4个1的序列，预设的纠正方式是将采样值数据中间最后2个或3个或4个连续的“0”或“1”取反，其他数据不变；第三个数据纠错环节中需读取最新的2m+6个采样值数据，其中，m是过采样倍率，预设的错误模式序列是首位和末位为1、中间有2m+2或2m+3或2m+4个0的序列以及首位和末位为0、中间有2m+2或2m+3或2m+4个1的序列，预设的纠正方式是将采样值数据中间最后2个或3个或4个连续的“0”或“1”取反，其他数据不变。

进一步，电平采样步骤中进行采样的主时钟脉冲的频率大于等于曼彻斯特码流波特率峰值的8倍。

进一步，每个数据纠错环节需将采样值数据顺序送入串行移位寄存器。在每个环节中，每次将1个采样值数据输入移位寄存器后，读取规定数量的采样值数据，进行判断。

进一步，比特定位步骤的具体方法是：实时监测步骤S2最新输出的采样值序列，一旦发现持续约1个比特周期的连续“0”或连续“1”采样值序列，位于其结束位置的跳变沿即为每比特中间的跳变边沿。