[发明专利]一种基于指针延迟更新的循环缓冲器

说明书

技术领域

本发明涉及一种数据处理器领域，尤其是一种循环缓冲器。

背景技术

数据处理器中存在大量功能不同的循环缓冲器，例如取指阶段用于缓存预取指令的指令循环缓冲器(Instruction Buffer)、回写阶段用于控制指令按序提交的重排序循环缓冲器(Reorder Buffer)和总线接口单元中用于加速存储指令回写的回写循环缓冲器(Write Buffer)。传统循环缓冲器无论是创建指针还是读取指针采用的都是实时更新机制。

参照图1所示，传统循环缓冲器10包括缓冲器12，创建指针电路14与读取指针电路16。在缓冲器12接收到创建请求时，将该请求保存到创建指针18所选择的缓冲单元26中，然后利用加法单元20将创建指针18加1后更新创建指针18；在接收到读取请求时，获取读取指针22所选择的缓冲单元20，然后利用加法单元24将读取指针22加1后更新读取指针22。另外，缓冲器的空/满信息分别通过满比较器28和空比较器30通过比较创建指针18与读取指针22的相等性获得。当创建指针18与读取指针22相等，表征缓冲器为空。当读取指针22经过MSB反相器32与创建指针相等，表征缓冲器为满。

数据处理器为了抵御功耗分析，通常需要削平程序运行过程中产生的峰值功耗。而采用指针实时更新机制的循环缓冲器存在峰值功耗不易隐藏的问题。例如，取指阶段设置的指令循环缓冲器，每次指令从指令循环缓冲器中获取后需要进行预译码等一系列组合电路后发送给后级流水线，因此需要消耗较大的组合逻辑翻转功耗。一旦指令能发送给后级流水线，更新读取指针，选择新的指令存储单元。这样，后级流水线和当前流水线的组合逻辑同时在翻转，从而导致较大的峰值功耗。另外，基于指令实时更新的指令循环缓冲器在指令流发生变化时，需要清除当前指令缓冲器选择的指令，从而产生无效的动态功耗，影响处理器的平均功耗。

发明内容

为了克服已有循环缓冲器无法控制峰值功耗和平均功耗、资源利用效率较低的不足，本发明提供了一种有效控制峰值功耗和平均功耗、资源利用效率较高的基于指针延迟更新的循环缓冲器。

本发明解决其技术问题所采用的技术方案是：

一种基于指针延迟更新的循环缓冲器，包括：缓冲器模块，包括缓冲单元、满比较器和空比较器；创建指针电路，用于选择写入数据的缓冲单元；读取指针电路，用于选择读出数据的缓冲单元；所述循环缓冲器还包括：创建指针冻结电路，连接于创建指针电路，冻结创建指针的移动；读取指针冻结电路，连接于读取指针电路，冻结读取指针的移动；

所述创建指针冻结电路和读取指针冻结电路接收冻结启动/结束请求，输出创建指针延迟更新信号和读取指针延迟更新信号，进而冻结所述创建指针和读取指针在接收所述循环缓冲器创建请求和读取请求时的移动。

进一步，所述创建指针冻结电路包括一个冻结启动信号接收器，一个冻结结束信号接收器，一个冻结状态机和一个指针延迟更新信号发生器；冻结启动信号接收器用于接收循环缓冲器的创建信号和冻结启动信号；冻结结束信号接收器用于接收到冻结结束信号；冻结状态机连接于冻结启动信号接收器和冻结结束信号接收器的输出端，接收状态转换请求，完成在空闲态和冻结态之间的状态转换；指针延迟更新信号发生器实时监测冻结状态机，在冻结状态机接收从空闲态进入冻结态的状态转换请求时开始输出创建指针延迟更新信号，直到冻结状态机接收到冻结结束信号接收器输出的从冻结态回到空闲态的状态转换请求。

再进一步，所述读取指针冻结电路包括一个冻结启动信号接收器，一个冻结结束信号接收器，一个冻结状态机和一个指针延迟更新信号发生器。所述读取指针冻结电路具有和所述创建指针冻结电路相同的电路结构。

所述循环缓冲器还包括创建请求屏蔽电路，接收所述创建指针冻结电路在所述冻结状态机处于冻结态时输出的缓冲器创建冻结信号，用于屏蔽此时循环缓冲器的创建请求，避免对所述创建指针选择的缓冲单元内容的覆盖。

所述循环缓冲器还包括创建请求合并电路，接收所述创建指针冻结电路在所述冻结状态机处于冻结态时输出的缓冲器创建冻结信号，用于完成循环缓冲器的创建请求和所述创建指针选择的缓冲单元内容的合并。

所述循环缓冲器还包括读取请求屏蔽电路，接收所述读取指针冻结电路在所述冻结状态机处于冻结态时输出的缓冲器读取冻结信号，用于屏蔽循环缓冲器的读取请求，避免反复获取所述读取指针选择的缓冲单元内容。