[发明专利]一种低功耗12位流水线式逐次逼近模数转换器

说明书

技术领域

本发明涉及模数转换器技术领域，特别涉及一种低功耗12位流水线式逐次逼近模数转换器。

背景技术

随着数字信号处理技术在高分辨率图像、视频处理及无线通信等领域的广泛应用，电路系统对模数转换器提出了更高的要求，高速高精度低功耗的ADC已成为业界的追求目标。

随着先进制造业的发展，半导体器件工艺已经发展到了深亚微米的工艺领域，给信号处理电路带来了很多好处：更低的电源电压，更低的功耗，更高的处理速度，更高的集成度，更小的芯片面积，但是对模拟电路的设计提出了更高的要求，传统电路的设计变得更复杂，且难以实现器件工艺尺寸减小带来的好处。

模数转换器是将模拟信号转换为数字信号的桥梁，其中应用极为广泛的两种模数转换器：流水线模数转换器和逐次逼近模数转换器。但这两种模数转换器在深亚微米工艺下难以达到低功耗、高精度和适合的速度的要求。表现为：流水线模数转换器能够达到高速的要求，但是存在高功耗的问题，而逐次逼近模数转换器能够满足低功耗要求，但是其速度和精度却限制在100MS/s和10位精度以下。所以，这两种模数转换器传统的设计思路不能充分实现器件尺寸工艺降低而带来的好处。

流水线式逐次逼近模数转换器作为一种新型的模数转换器结构，其融合了流水线模数转换器和逐次逼近模数转换器结构的设计特点，从而实现模数转换器性能的综合提高，在深亚微米工艺的应用能够得到适合的功耗、精度和速度的要求。但是，传统的流水线式逐次逼近模数转换器设计依然存在问题：1、传统流水线式逐次逼近模数转换器的子级模数转换器的设计采用容阻式结构的逐次逼近转换器。这种结构不能有效的减少功耗，并且由于电阻对充电的影响，将大大的影响系统的整体速度。2、放大器作为该系统的主要耗电模块，应该在不太影响精度情况下，减小功耗的使用。若按传统的流水线设计思想，前级子级模数转换器与后级子级模数转换器间需要一个128倍的放大器。这样，电路的功耗不能达到有效的减小，并且128倍放大器难以实现很高的输出精度。

发明内容

为了解决上述技术问题，本发明的目的在于,基于上述问题，提出一种流水式逐次逼近模数转换器。首先该模数转换器的子级逐次逼近模数转换器采用功耗低的全电容结构代替容阻结构，减小电阻对电路的影响。其次在功耗消耗高的放大器上，创新性的提出了用32倍放大倍数代替原有的128倍放大倍数的“1/4”放大技术，减少放大器的输出幅度，从而降低总体电路功耗，提高深亚微米先进工艺领域应用中模数转换器综合性能，提供一种低功耗12位流水线式逐次逼近模数转换器。

本发明所采用的技术方案是：

一种低功耗12位流水线式逐次逼近模数转换器，包括6位子级逐次逼近模数转换器、运算放大器、7位子级逐次逼近模数转换器和数字延迟校准单元，所述6位子级逐次逼近模数转换器的残差信号输出连接到运算放大器的输入端，所述6位子级逐次逼近模数转换器的数字信号输出至数字延迟校准单元的高六位输入端，所述运算放大器的输出端连接至所述7位子级逐次逼近模数转换器的输入端，所述7位子级逐次逼近模数转换器数字信号输出连接所述数字延迟校准单元的低六位输入端，所述6位子级逐次逼近模数转换器和所述7位子级逐次逼近模数转换器构成两级子级逐次逼近模数转换器，所述两级子级逐次逼近模数转换器均采用全电容阵列结构，并且所述两级子级逐次逼近模数转换器之间的残差信号放大倍数减小到理论值的1/4倍。

进一步作为本发明一种低功耗12位流水线式逐次逼近模数转换器的改进，所述6位子级逐次逼近模数转换器包括可翻转采样电容阵列单元、第一比较器和第一寄存及逻辑控制单元，所述可翻转采样电容阵列单元输出的残差信号连接至运算放大器的输入端，所述可翻转采样电容阵列单元的输入端连接外部模拟信号输入，所述可翻转采样电容阵列单元的输出端连接第一比较器的输入端，所述第一比较器的输出端输出控制信号至第一寄存及逻辑控制单元的输入端，所述第一寄存及逻辑控制单元根据所述控制信号控制可翻转采样电容阵列单元，所述第一寄存及逻辑控制单元的数字信号输出至数字延迟校准单元的高六位输入端。