[发明专利]基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法

权利要求书

1.基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，抗遮挡的高精度同步时钟由信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块和外部接口模块组成；以多模接收机提供的1PPS秒脉冲信号为参考时间信号，信号处理模块采用连续不间断的脉冲填补法来实时测量本地时钟频率，核心控制模块根据频率测量结果计算当前频率偏差和压控电压值，以驯服本地晶振频率，同时根据测量时间和频率偏差计算本地时钟的频率漂移率，且信号处理模块用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式来产生多种同步信号，当多模接收机模块失锁后，根据失锁前计算得到的本地时钟频率漂移率和频率偏差，预测并计算出压控电压值，调节本地时钟频率和本地1PPS秒脉冲信号的相位，提高同步精度，当接收机再次短暂锁定时，根据失锁期间采用连续不间断脉冲填补法测量地频率数据，快速修正本地时钟频率和1PPS秒脉冲信号相位，消除累计的同步误差，使同步时钟具备抗遮挡性能；

所述的连续不间断的脉冲填补法和多种同步脉冲信号的产生由可编程门阵列器件FPGA芯片实现的信号处理模块实现，所述的当前频率偏差、当前压控电压值、频率漂移率、预测压控电压值由FPGA内核实现的核心控制器实现，所述的多模接收机提供1PPS秒脉冲参考时间信号，所述的压控电压模块将压控电压输出给恒温晶振以调节恒温晶振频率，所述的恒温晶振具备频率调节功能，且为同步时钟系统提供本地时钟。

2.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，所述的可编程门阵列器件FPGA实现的信号处理模块，采用连续不间断的脉冲填补法测量本地时钟与多模接收机提供的1PPS秒脉冲参考时间信号之间的相位差，在多模接收机模块失锁期间，信号处理模块也始终测量二者的相位差，再次短暂锁定时，根据失锁期间采用连续不间断脉冲填补法测量地频率数据修正本地时钟的频率和本地1PPS秒脉冲信号的相位，提高时间同步精度和本地时钟频率驯服速度。

3.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，首先，核心控制器对本地时钟频率测量数据进行基于改进滑动平均滤波算法的滤波，计算出本地恒温晶振的频率偏差，然后根据测量时间和频率偏差计算出本地时钟频率的频率漂移率，最后根据频率偏差和频率漂移率调节本地恒温晶振的频率。

4.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，可编程门阵列器件FPGA实现的信号处理模块，利用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式来产生固定频率的1Hz、10Hz、50Hz、100Hz，250Hz高精度同步信号和IRIGB码，且IRIGB码同步精度优于100ns。

5.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，可编程门阵列器件FPGA实现的信号处理模块，利用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式，产生以1ms为单位的同步采样脉冲和以1s为单位的同步启动脉冲，采样脉冲周期和启动脉冲的启动时间都可设置，且采样脉冲、启动脉冲与本地1PPS秒信号严格同步。

6.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，所述的压控电压模块，采用电阻R1和R3串联反馈实现放大倍数小于1（R3/R1<1）的放大电路回路，采用电阻R2和R3串联反馈实现放大倍数大于1（R3/R2>1）的放大电路回路，所述的压控电压模块放大DAC输出电压，提高压控电压的分辨率和控制精度。