[发明专利]移位寄存器单元及驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：第一扫描控制模块、第二扫描控制模块、上拉控制模块、上拉模块、下拉控制模块以及下拉模块；

所述第一扫描控制模块，分别连接第一信号输入端、第一电压端以及所述上拉控制模块；用于根据所述第一信号输入端输入的信号，导通所述上拉控制模块；

所述第二扫描控制模块，分别连接第二信号输入端、第二电压端以及所述上拉控制模块；用于根据所述第二信号输入端输入的信号，导通所述上拉控制模块；

所述上拉控制模块，分别连接所述第一扫描控制模块、所述第二扫描控制模块、第四电压端以及上拉控制节点；用于在所述第一扫描控制模块或所述第二扫描控制模块的控制下将所述上拉控制节点的电位上拉至所述第四电压端的电压；

所述上拉模块，分别连接第一时钟信号端、所述上拉控制节点以及本级信号输出端；用于根据所述上拉控制节点的电位，将所述第一时钟信号端输入的信号提供至所述本级信号输出端；

所述下拉控制模块，分别连接下拉控制节点、所述上拉控制模块、第三电压端、所述第四电压端以及第二时钟信号端；用于根据所述第二时钟信号端输入的信号，控制所述下拉控制节点的电位；

所述下拉模块，分别连接所述下拉控制节点、所述上拉控制节点以及所述本级信号输出端，用于在所述下拉控制节点的电位控制下将所述上拉控制节点的电位以及所述本级信号输出端的输出信号下拉至所述第三电压端的电压。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一扫描控制模块包括：

第一晶体管，其第一极和栅极连接所述第一电压端；

第二晶体管，其第一极连接所述第一信号输入端，栅极连接所述第一晶体管的第二极，第二极与所述上拉控制模块相连接。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二扫描控制模块包括：

第三晶体管，其第一极和栅极连接第二电压端；

第四晶体管，其第一极连接第二信号输入端，栅极连接所述第三晶体管的第二极，第二极与所述上拉控制模块相连接。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述上拉控制模块包括：

第七晶体管，其第一极连接所述上拉控制节点，第二极连接所述第四电压端，栅极与所述第二晶体管和所述第四晶体管的第二极相连接。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述上拉模块包括：

第八晶体管，其第一极连接所述第一时钟信号端，栅极连接所述上拉控制节点，第二极与本级信号输出端相连接；

第一电容，其一端连接所述上拉控制节点，另一端与所述第八晶体管的第二极相连接。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：

第六晶体管，其第一极连接所述下拉控制节点，第二极连接所述第三电压端，栅极与所述第二晶体管和所述第四晶体管的第二极相连接；

第九晶体管，其第一极连接所述第三电压端，栅极连接第八晶体管的第二极，第二极与所述下拉控制节点相连接；

第十一晶体管，其第一极连接所述第四电压端，第二极与所述下拉控制节点相连接，栅极与所述第二时钟信号端相连接。

7.根据权利要求6所述的移位寄存器单元，其特征在于，所述下拉模块包括：

第五晶体管，其第一极连接所述上拉控制节点，栅极连接所述下拉控制节点，第二极与所述第三电压端相连接；

第十晶体管，其第一极连接所述第三电压端，栅极连接所述下拉控制节点，第二极与所述第八晶体管的第二极和所述第九晶体管的栅极相连接；

第二电容，其一端连接所述第十晶体管的栅极，另一端与所述第十晶体管的第一极相连接。

8.一种栅极驱动电路，其特征在于，包括多级如权利要求1至7任一所述的移位寄存器单元；

除第一级移位寄存器单元外，其余每个移位寄存器单元的第一信号输入端与其相邻的上一级移位寄存器单元的本级信号输出端相连接；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的第二信号输入端与其相邻的下一级移位寄存器单元的本级信号输出端相连接。

9.一种显示装置，其特征在于，包括如权利要求8所述的栅极驱动电路。

10.一种用于驱动如权利要求1至7任一项所述的移位寄存器单元的方法，其特征在于，所述方法包括：

第一阶段，第一扫描控制模块或第二扫描控制模块，通过第一信号输入端或第二信号输入端输入的信号将上拉控制模块导通，所述上拉控制模块将上拉控制节点的电位上拉至第四电压端的电压；通过上拉模块将所述第四电压端的电压进行存储；

第二阶段，所述上拉控制节点控制所述上拉模块将第一时钟信号端输入的信号提供至本级信号输出端；下拉控制模块将下拉控制节点的电位下拉至第三电压端的电压；

第三阶段，所述下拉控制模块通过第二时钟信号端将所述下拉控制节点的电位上拉至所述第四电压端的电压；所述下拉控制节点通过下拉模块将所述上拉控制节点的电位和以及所述本级信号输出端的输出信号下拉至所述第三电压端的电压。