[发明专利]一种功耗降低的接口收发器及其管理方法

说明书

技术领域

本发明涉及一种功耗降低的接口收发器及其管理方法。

背景技术

当前系统设备之间以及电路之间的接口的工作频率和复杂性已经增加。尤其是，根据特定接口的性能需求，高速串行接口需要数据/时钟提取、抖动消除、相位校正、错误校正、错误恢复电路和均衡电路，这些电路可以变得非常复杂。当上述电路变得更加复杂时，它们具有越来越大的数字逻辑部分，并且接收器电路和发射器电路中使用的数字逻辑的总量也大大增加了。

因为设计资源有限以及需要满足多种接口应用、用户以及信道条件的需求，所以通常针对最坏情况的误码率和环境条件，来设计上述接口内的发射器和接收器，从而使接收器较为复杂，发射器的功耗较高。结果，当可利用高的信道质量时，并不总是能提供不比所需结构更复杂的接收器。

当最坏情况的误码率和接口条件偏离理想情况时，上述接收器的复杂性增加。发射器的复杂性也可能因为使用数字均衡电路和错误校正编码而增加。因此接口电路或系统硅（systemsilicon）内必需的功耗和热耗散也增加，以便满足所有预期接口条件下的性能需求。因此，需要提供一种功耗降低的接口收发器。

发明内容

为解决上述现有的缺点，本发明的主要目的在于提供一种实用的功耗降低的接口收发器及其管理方法，使接收器简单，发射器功耗较少。

为达成以上所述的目的，本发明的一种功耗降低的接口收发器及其管理方法采取如下技术方案：

一种功耗降低的接口收发器及其管理方法，包括耦合到一个或多个接口信号并且具有可选择的功耗的至少一个接口电路，与所述至少一个接口电路相耦合的用于接收选择信号的选择输入，借此可由所述选择输入的逻辑状态选择所述一个或多个接口电路的复杂性等级，其特征在于，所述至少一个接口电路包括发射器电路、接收器电路，所述发射器电路包括与所述选择输入相连接并且具有数量可选择的多个分接头的数字均衡滤波器，并且可根椐所述选择输入的所述逻辑状态选择所述多个分接头的所述数量，所述发射器电路包括可变的功率输出，并且可根据所述选择输入的所述逻辑状态选择所述可变的功率输出的等级，所述接收器电路包括具有多个分接头并且与所述选择输入相连接的数字均衡滤波器，并且可根据所述选择输入的所述逻辑状态选择所述多个分接头的所述数量，所述接收器电路包括具有可选择的分辨率并且与所述选择愉入相连接的相位控制电路，并且可根据所述选择输入的所述逻辑状态选择所述可选择的分辨率，所述接收器电路包括用于处理所述一个或多个接口信号并与所述选择输入相连接的样本存储器，所述样本存储器具有可选择的有效尺寸，并且可根据所述选择输入的所述逻辑状态选择所述可选择的有效尺寸，所述接收器电路包括具有可选择的采样窗口用于处理从一个所述接口信号接收到的位并与所述选择输入相连接的信号处理块，并且可根据所述选择输入的所述逻辑状态选择所述可选择的采样窗口，所述接收器电路包括具有可选择的校正深度并且与所述选择输入相连接的错误校正电路，并且可根据所述选择输入的所述逻辑状态选择所述可选择的校正深度。

该方法包括，接收指示可以降低所述接口收发器的功耗的指示，以及响应于所述接收步骤，选择所述接收器的复杂性，测量耦合到所述接口收发器的接口信号的质量，判定所述质量是否高于阈值等级；以及响应于判定所述质量高于阈值等级，产生所述指示，所述指示的状态发送给远程收发器。

采用如上技术方案的本发明，具有如下有益效果：

本发明使接收器简单，发射器功耗较少。

附图说明

图1是通过一根据本发明的一实施例的接口连接的收发器的框图。

图2是根据本发明的一实施例的收发器的框图。

图3是根据本发明的实施例的示例性功率管理电路的示意图。

图4是示出根据本发明的一实施例的方法的流程图。

具体实施方式

为了进一步说明本发明，下面结合附图进一步进行说明：

参照附图尤其参照图1，示出根据本发明的一实施例通过一接口或信道10连接的收发器12A和12B的框图。收发器12A、12B可位于一装置例如计算机外围设备、一计算机系统或在一系统内互连的集成电路内。接口10可以是所示的单个二线双向接口，或可以是全双工单线接口或在半双工或全双工配置中具有多个收发器的总线。收发器12A和12B每个使用一接收器14A和14B和一发射器16A和16B与接口10相连接，但是应理解，根椐本发明的一实施例的接收器或发射器可并入用于与任何一个上述类型的接口10连接、以及其它形式的电信号相互连接的设备。